1. 準備

ダウンロード

ツールのダウンロードについては、以下のページをご覧ください。

• インテル® FPGA ツールのダウンロード方法

 

インストール

インストールしたいツールのインストール・ファイル（インストーラ）をダウンロードしたら、次はインストールです。各アルテラ・ツールのインストール方法がわからない場合は、こちらをご覧ください。（Nios® II エンベデッド・プロセッサを使用する場合は Nios® II ソフトウェア・ビルド・ツール（Nios® II SBT）も必要ですが、Nios® II SBT は Quartus® Prime のインストールと同時に自動的に行われます。）

• インテル® Quartus® Prime & ModelSim® - Intel® FPGA Edition のインストール方法
• インテル® SoC FPGA エンベデッド開発スイートのインストール方法
• インテル® FPGA SDK for OpenCL™ のインストール方法

 

ライセンスの設定

ツールのインストールが済んだら、ライセンスの設定を行います。但し、無償で使用できるツールやエディション（Quartus® Prime ライト・エディションや ModelSim® - Intel® FPGA Starter Edition など）は、ライセンス設定せずに使用できます。
ライセンスの生成や更新作業などは、インテルの Web サイト上でマイ・インテルへサインインして、ライセンス・センター内で行います。詳しくは、こちらをご覧ください。

• 新規ライセンス購入時のライセンスを取得する方法
• 保守更新時のライセンスを取得する方法
• ライセンスに紐づいた NIC ID (Host ID) を変更する方法
• 発行済みライセンス・ファイルを再取得する方法
• FPGA 開発キット用のライセンスを取得する方法

ライセンス・ファイルを取得したら、ライセンスを設定してツールを使用できるようにしましょう。インテル® FPGA のライセンスには Fixed ライセンス と Floating ライセンス の ２種類がありますが、それぞれ設定方法が異なります。

• 【TIPS】 Quartus® Prime のライセンス形態には2つのタイプがある　（MACNICA フォーラム）

 

• インテル® FPGA ツールのライセンス設定方法（Fixed / 環境変数の LM_LICENSE_FILE 編）
• インテル® FPGA ツールのライセンス設定方法（Floating / 環境変数の LM_LICENSE_FILE 編）

 

• Arm® DS-5™ のライセンス設定方法

 

 

2. 機能仕様の検討

FPGA / CPLD に実装する機能の仕様を検討し、ブロック図や仕様書を作成します。机上で検討したり、Quartus® Prime / Quartus® II を使って簡単なデザイン（回路）を作成してみたりして、実装したい機能が実現可能かどうかを十分に検討していきます。

なお、信頼性の高い論理回路を構築するには、FPGA や CPLD を RTL 設計していく上でポイントとなるデザイン・テクニックの基本を学ぶことが重要です。論理回路の設計をする前に、FPGA / CPLD ユーザ必見の記事を紹介します。（タイミング制約しやすいので、特に、FPGA / CPLD には同期設計を推奨しています。タイミング制約については、5. 制約の設定 をご覧ください。）

[RTL 設計ビギナー必見] シリーズ記事

• [RTL 設計ビギナー必見] 同期設計と非同期設計の違い
• [RTL 設計ビギナー必見] 非同期信号を入力した際のシステムへ与える影響
• [RTL 設計ビギナー必見] ハザード信号のシステムへの影響

さて、FPGA の具体的な検討を進めるにあたって、事前に確認しておいてほしい資料や記事を紹介します。

3. 論理回路の設計

Quartus® Prime / Quartus® II は、Verilog HDL や SystemVerilog、VHDL などのハードウェア記述言語（HDL）による設計をサポートしていると共に、回路図による設計もサポートしています。また、Quartus® Prime / Quartus® II は HDL と回路図が同一プロジェクト内で混在していても大丈夫です。

Quartus® Prime / Quartus® II を使用してFPGA / CPLD の開発を始めるには、まずプロジェクトを作成する必要があります。プロジェクトを作成後に HDL や回路図でデザイン（回路）を作成していきますが、回路図で設計したい場合は、下記の資料を参照してください。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• Quartus® はじめてガイド - プロジェクトの作成方法
• Quartus® はじめてガイド - 回路図エディタの使い方

＜Quartus® ステップアップ・ガイド＞－中級ユーザ向けの資料

• Quartus® ガイド - プロジェクトの管理
• Quartus® ガイド - デバイス・マイグレーション
• Quartus® ガイド - Qsys システム統合ツールの使い方

※ Qsys は Quartus Prime v17.1 から Platform Designer へ名称変更されました。【TIPS】 参照

4. 論理シミュレーション

設計が終わったら、論理シミュレーションで論理的な検証を行います。シミュレーションは ModelSim® - Intel®  FPGA Edition などの RTL シミュレータを使用しますが、Quartus® Prime / Quartus® II でサポートしていた回路図を RTL シミュレータではサポートしていません。Quartus® Prime / Quartus® II の回路図から HDL に変換する方法は、「Quartus® はじめてガイド - 回路図エディタの使い方」を参照してください。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• ModelSim® - Intel® FPGA Edition - RTL シミュレーションの方法

5. 制約の設定

RTL シミュレーションが終わったら、ピン配置やデバイスの設定、各種の制約を行うことになります。コンパイルする前には、必ず必要な設定や制約を行ってください。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• Quartus® はじめてガイド - デバイス・オプションの設定方法
• Quartus® はじめてガイド - ピン・アサインの方法
• Quartus® はじめてガイド - タイミング制約の方法　

＜Quartus® ステップアップ・ガイド＞－中級ユーザ向けの資料

• Quartus® ガイド - EDA ツールの設定方法
• Quartus® ガイド - 制約の方法（Assignment Editor）
• Quartus® ガイド - よく使用するピン・オプションの設定方法

6. コンパイル

各種設定や制約が完了したら、コンパイルを行います。フル・コンパイルでは論理合成や配置配線、タイミング解析、プログラミング・ファイルの作成を行います。コンパイルが終わったら、コンパイル・レポートを必ず確認してください。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• Quartus® はじめてガイド - コンパイル・レポート・ファイルの見方

＜Quartus® ステップアップ・ガイド＞－中級ユーザ向けの資料

• Quartus® ガイド - Design Space Explorer II の使い方　

7. タイミング検証

コンパイル・レポートと同時にタイミング解析の結果も確認します。コンパイル・レポート上のタイミング解析結果はサマリー情報だけですので、詳細な結果を確認するには TimeQuest タイミング・アナライザを使用します。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• Quartus® はじめてガイド - タイミング解析の方法

＜デザイン&デバッグ・ガイドライン＞

• タイミング＆インプリメンテーション デザイン & デバッグ・ガイドライン

8. プログラミング

ここまで来たら実機デバッグをすることになりますが、FPGA / CPLD やコンフィギュレーション・デバイスにデータを書き込む時には Quartus® Prime / Quartus® II の Programmer を起動して、インテル® FPGA ダウンロード・ケーブル（USB-Blaster™ II や USB-Blaster™ など）を介してデバイスへ書き込みを行います。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• Quartus® はじめてガイド - デバイス・プログラミングの方法

＜Quartus® ステップアップ・ガイド＞－中級ユーザ向けの資料

• Quartus® ガイド - プログラミング・ファイルの生成や変換（Convert Programming Files）

＜プログラミングについてもっと知りたい方＞

• FPGA 経由で EPCQ デバイスへプログラミング（JIC プログラミング）

USB-Blaster™ II や USB-Blaster™ のドライバーが当たっていない場合は、こちらをご覧ください。

• USB-Blaster™ II のドライバーをインストールしてみよう
• USB-Blaster™ のドライバーをインストールしてみよう

ダウンロード・ケーブルに関する情報やトラブルに遭遇したら、こちらをご覧ください。

• USB-Blaster™ II の TCK 周波数を変更してみよう

• 【FAQ 】ダウンロード・ケーブル 関連

9. 実機検証

評価用基板の電源を再投入し、コンフィグレーション・デバイスから FPGA にデータが正常に転送されれば、FPGA の動作を確認するフェーズに入ります。

＜Quartus® はじめてガイド＞－初級ユーザ向けの資料

• Quartus® はじめてガイド - Signal Tap ロジック・アナライザの使い方

• FPGA オンチップ・デバッグ " Signal Tap" をやってみよう

※ SignalTap® II は Quartus Prime v17.1 から Signal Tap へ名称変更されました。【TIPS】 参照

10. 量産

実機検証が完了すれば、量産へ移行することができます。

自席で体験！ インテル® FPGA Seminar In a Box

インテル® FPGA 搭載の評価ボードを 2週間レンタルでき、簡単に自席でインテル® FPGA の開発フローを体感することができます。演習マニュアルや演習データも提供しますので、自由な時間に演習することができます。

インテル® Cyclone® 10 LP FPGA Seminar In a Box
インテル® SoC FPGA Seminar In a Box