Intel:MAX® 10 FPGA シングル電源デバイス の Modular ADC core Intel FPGA IP で ADC Voltage Reference を Internal Referece で使用した場合 3.0V と 3.3V を選択できますが、どちらを選択するか任意で決定できますか?

IPMAXQuartus Prime

Intel:External Memory Interface IP コアのパラメーター設定において、Mem Timing タブの Speed Bin のリスト中に 使用するメモリーに該当するパラメーターがない場合はどうすればよいですか?

IPQuartus Prime外部メモリー

Intel:Platform Designer 上で 2 つの FRAM のアドレスやデータを共通化することはできますか?

Quartus Prime

Intel:PLL に入力するクロックピンの配置に制限はありますか?

Arriaクロック/PLL

Intel:PHY Lite for Parallel Interfaces Intel® FPGA IP のレイテンシーはどのように算出できますか?

IPStratix外部メモリー

Intel:機能安全向けに、インテル FPGA デザイン内の各インスタンスに対して必要に応じて安全側に実装することを想定しています。Nios® II を使用する場合 デバッグは JTAG を使用して行われますが、JTAG モジュールは安全側に配置した方がよいでしょうか?

Nios II

Intel: Intel eSPI Agent Core で追加可能な Peripheral Channel IO ports を output に設定した場合、eSPI インターフェース経由でリードすると 値ゼロが読み出されます。

IP

Intel:Error(18101): An external memory interface or PHYLite IP core reference clock fed by a cascaded PLL. Connect the external memory interface or PHYLite IP core reference clock to an input buffer

AgilexArriaCycloneIPQuartus PrimeStratixクロック/PLL

Intel:fatal error: altera_msgdma.h: No such file or directory ins_tse_mac.h /BUP_APP_bsp/drivers/inc/iniche line 34 C/C++ Problem

Quartus Prime

Intel: ALTPLL のロケーションを手動で指定する方法を教えてください。

CycloneMAXQuartus Primeクロック/PLL

Intel:Agilex™ I シリーズを Quartus® Prime Pro Edition 22.1 (FLOAT ライセンス環境) でコンパイルするとライセンスエラーになります。

AgilexQuartus Prime

Intel: 「MSVCR120.dll が見つからないため、コードの実行を続行できません。プログラムを再インストールすると、この問題が解決する可能性があります。」と表示されツールが起動できません。

シミュレーション

Intel: Quartus® Prime で作成済みのプロジェクト名を変更するには、どのように操作すれば良いですか?

Quartus Prime

Intel:IP Catalog または Platform Designer でメモリー IP (ROM/RAM) を作成し初期値を登録しましたが、RTL シミュレーション結果に初期値が反映されません。

Quartus Primeシミュレーション

Intel:PLL Intel FPGA IP のロケーションを手動で指定する方法を教えてください。

ArriaCycloneQuartus PrimeStratixクロック/PLL

Intel:Quartus® Prime Pro Edition の File メニュー > Create / Update 内に Create Symbol Files for Current File がありません。

Quartus Prime

Intel:Error(332000): ERROR: You must run the read_atom_netlist command first to initialize the netlist

Quartus Prime

Intel:Quartus® Prime のバージョンが同じであれば、どのパソコンでコンパイルを実行しても結果は一致しますか?

Quartus Prime

Intel:Intel® Stratix® 10 Hard Processor System Address Map and Register Definitions にある System Manager グループの boot_scratch_cold0 ~ boot_scratch_cold8 レジスターの用途や値の範囲について教えてください。

AgilexStratix

Intel:Power Distribution Network (PDN) Design Tool 2.0 において、キャパシターの数が 301 とレポートされます。

消費電力・熱

Intel:Platform Designer のインターコネクト部の Fmax を向上させる設定を教えてください。

Stratix

Intel:Quartus® Prime ver.17.1 で、JIC ファイルを使用して EP4CE75 経由で ROM に書込みを行おうとするとエラーが発生します。

CycloneQuartus Primeコンフィグレーション/プログラミング

Intel:Agilex™ の IBIS モデルファイルが Quartus® Prime で生成できません。

Agilexシミュレーションボード

Intel:Fractional-N PLL を選択した場合、Integer-N PLL に比べて出力クロックが揺らいでいるのはなぜでしょうか?

Stratixクロック/PLL

Intel:Error (174068): Output buffer atom "XXX" has port "YYY" connected, but does not use calibrated on-chip termination

CycloneQuartus PrimeSoC FPGA

Intel:Remote System Update などのために Nios® II を使用して Altera Serial Flash Controller から rpd 形式のコンフィグレーション・データを ROM に書き込む場合に気を付けることはありますか?

Nios IIQuartus Prime

Intel:Unable to reach ... from the global pointer ... because the offset ... is out of the allowed range, -32678 to 32767

CycloneNios II

Intel:Nios® II SBT でエラーメッセージ Failed to execute: ./create-this-bsp --cpu-name nios2 --no-make が発生し BSP プロジェクトが作れません。

Nios II

Intel:MAX® 10 ADC のオフセット誤差 (Eoffset) とゲイン誤差 (Egain) が規定されているドキュメントを教えてください。

MAX

Intel:Arria® 10 電源オフ時、I/O ピンに外部から電圧が印加され VCCIO にフローティング電圧が生じても問題はありませんか。

Arria