条件を指定して絞り込む

現在 3298 件がヒットしています。

メーカー

A

B

C

D

E

F

G

H

I

J

K

L

M

N

O

P

Q

R

S

T

U

V

W

X

Y

Z

Intel:Quartus® Prime の回路図エディターでシンボルを使用すると、シンボル内のピン名表示が切れてしまいます。回避方法を教えてください。

Quartus Prime

Intel:Quartus® Prime Pro Edition Programmer and Tools の Programmer をコマンドラインで実行すると「pgm_pgmplugin_bkp_tester.dll が見つからないため、コードの実行を続行できません。」というエラーが発生してしまいます。

Quartus Primeコンフィグレーション/プログラミング

Intel:Stratix® V の PCI-Express (PCIe) Hard IP において、Preset のデフォルト値を教えてください。また、Preset の値は変更可能ですか?

IPPCI ExpressStratix

Intel:Arria® 10 のコンフィグレーション ROM を EPCQL256 から MX25U256 に置き換えたら、コンフィグレーションができなくなりました。

Quartus Primeコンフィグレーション/プログラミング

Intel:MAX® 10 FPGA で "On-Chip Memory (RAM or ROM)" コア を使って、Dual-Port(2-Port) RAM を Error Correction Code (ECC) 機能付きで使用することは可能ですか?

IPMAXQuartus Prime

Intel:Stratix® 10 で RAM がロジックにアサインされてしまいます。

Quartus PrimeStratix

Intel:Quartus® Prime のフローティング・ライセンスの使用可 / 使用不可をユーザー毎に設定することは可能ですか?

Quartus Prime

Intel:Stratix® 10 の PCI-Express (PCIe) IP の PIPE インターフェイスの Version を教えてください。

IPPCI ExpressStratix

Intel:Cyclone® V デバイスと接続されている AS コンフィグレーション ROM に外部プロセッサーからアクセスするにはどうしたらよいですか?

Cycloneコンフィグレーション/プログラミング

Intel:Stratix® 10 で Bus LVDS はサポートしていますか?

Stratix

Intel:IBIS を用いた基板シミュレーションでは "at Pin" と "at Die" の観測ポイントがありますがどちらの波形を観測すれば良いのでしょうか?

シミュレーションボード

Intel:Quartus® Prime の Timing Analyzer にて Metastability レポートを生成すると表示される Synchronizer Chain #"番号" の "Output Slack" は何の値ですか?

Quartus Primeタイミング制約/解析

Intel:Nios®II を含むシミュレーションを行う場合、main() 関数が起動するまでの時間を短縮する方法はありませんか?

Nios IIシミュレーション

Intel:Cyclone® V の Early Power Estimate (EPE) シートの HMC (Hard Memory Controller) シートにある Number of Command Port の意味を教えてください。

CycloneIP外部メモリー消費電力・熱

Intel:Cyclone® V SoC の Hard Memory Controller (HMC) が内蔵されていないデバイスの消費電力見積を Early Power Estimator (EPE)シートで行っています。 Hard Processor System (HPS) 側の DDR SDRAM コントローラーを使用する場合は、IO シートにも DDR との接続するピンを追加する必要はありますか?

CycloneIPSoC FPGA消費電力・熱

Intel:Cyclone® V を使用して Transceiver Block を使用します。Refclk は外部から PLL を使用して所望の周波数を生成して入力するケースと、ピンから直接所望の周波数を入力して Refclk とするケースと、どちらが性能が良いですか?

Cycloneクロック/PLLトランシーバー

Intel:Straitx® 10 で提供されている CFD 解析用の CTM モデルを使用してサブストレートの温度を算出することは可能ですか?

Stratix消費電力・熱

Intel:ALTCLKCTRL IP のシミュレーション・モデルを VHDL で生成して ModelSim でコンパイルすると、エラーになります。

IPQuartus Primeシミュレーション

Intel:Arria® 10 デバイスで AS モードでのコンフィグレーションに失敗し JTAG アクセスができなくなりました。

Arriaコンフィグレーション/プログラミング

Intel:Hard Memory Controller (HMC) で提供されている Pin-Outs ファイルの 「HMC Pin Assignment for DDR3/DDR2」項目に GND と記載されているピンは GND に接続すべきでしょうか?

IPQuartus Prime外部メモリーボード

Intel:DEV_CLRn ピンで PLL やハード IP のリセットをかけることはできますか?

CycloneQuartus Prime

Intel:Stratix® 10 デバイスにおいて、Configuration via Protocol (CvP) を検討していますが、注意点などはありますか? Autonomous mode 等にも対応できますか?

PCI ExpressQuartus PrimeStratixコンフィグレーション/プログラミング

Intel:Arria® 10 における High Speed Differential I/O の Tx の Current strength 値について、Quartus® Prime のレポートには該当ピンの [Current Strength] が "Default" と表記されていますが、何 mA になるのでしょうか? 【回答】

ArriaQuartus Primeトランシーバー

Intel:Quartus® Prime の合成レポートなどで [Current Strength] が "Default" になっている場合、具体的には何 mA が設定されるのでしょうか? 例えば External Memory Interface (EMIF) の DQ/DQS 信号がこのようになっています。

Quartus Prime外部メモリー

Intel:Cyclone® 10 GX のトランシーバーの Reference Clock (Refclk) について AC カップリング/DC カップリングがどのように使い分ければよいですか? 評価ボードでは REFCLK に対して AC カップリングと DC が混在しています。

Cycloneトランシーバーボード

Intel:Stratix® 10 で PCI-Express を使用する場合、fPLL と ATX PLL のどちらを使用するのでしょうか?

IPPCI ExpressQuartus PrimeStratixトランシーバー

Intel:Stratix® 10 FPGA にてTransceiver の Refclk の配置などを決定する際、何か注意する点はありますか?

PCI ExpressQuartus PrimeStratixトランシーバー

Intel:Arria® V GX は PCI-Express Lane Reversal 機能に対応しますか?また、Gen2 x2 構成には対応していますか?

ArriaIPPCI Express

Intel:周囲温度によって、イニシャライズ時間(CONF_DONE が high から INIT_DONE が high)が数十 ms 以上かかってしまいます。温度によってこれほど長くなるのでしょうか?

Cycloneコンフィグレーション/プログラミング

Intel:Arria® 10 GX で PCI-Express Avalon-ST IP を実装していますが、以前のデバイスで使用できた Byte Enable 信号が見当たりません。

ArriaIPPCI ExpressQuartus Prime