条件を指定して絞り込む

現在 3318 件がヒットしています。

メーカー

A

B

C

D

E

F

G

H

I

J

K

L

M

N

O

P

Q

R

S

T

U

V

W

X

Y

Z

Intel:IBIS を用いた基板シミュレーションでは at Pin と at Die の観測ポイントがありますがなぜ差が生じるのでしょうか?

シミュレーションボード

Intel:Nios® II を含んだ FPGA デザインを Quartus® Prime コンパイルすると、"Can't generate netlist output files" というエラーメッセージが表示されます。

Nios IIQuartus Prime

Intel:下記の記事を参考にして jtagconfig コマンドで TCK クロック周波数の変更を行うと、"No parameter named JtagClock" のメッセージが表示されて周波数を変えることができません。

Quartus Primeコンフィグレーション/プログラミング

Intel:インテル® HLS コンパイラーで生成した IP を Platform Designer システムに追加し、シミュレーションモデル(VHDL)を生成しました。 ModelSim でシミュレーションすると、IP から不定値が出力されてしまいます。

HLSQuartus Primeシミュレーションプラットフォーム・デザイナー

Intel:Arria® 10 は ECO をサポートしていますか?

ArriaQuartus Prime

Intel:Nios® II SBT for Eclipse 上ででブレークしたときに同時に、Signal Tap にもトリガーをかける方法はありますか?

Nios IIQuartus Prime

Intel:On-Chip Memory の容量不足に関連した Nios® II SBT for Eclipse のビルドエラーが発生しましたが、FPGA のデザインを変更せずに回避することはできますか?

Nios II

Intel:MAX® 10 で IP Catalog から Floating-Point IP コア(ALTFP_)を選択すると、"Error (14736): Error: Wizard "ALTFP_xxx" cannot be launched." というエラーメッセージが表示され編集ウィザードが起動できません。

IPMAXQuartus Prime

Intel:AS コンフィグレーション完了後も DCLK が出力され続けているようですが、ユーザーモード中に ASMI IP を使ってコンフィグレーション ROM へアクセスする際は、IP へ入力している clkin と DCLK どちらが使用されるのでしょうか?

CycloneIPQuartus Primeコンフィグレーション/プログラミング

Intel:DE0-Nano-SoC と Atlas-SoC のキットの違いを教えてください。

CycloneSoC FPGA

Intel:Quartus® Prime の回路図エディターでシンボルを使用すると、シンボル内のピン名表示が切れてしまいます。回避方法を教えてください。

Quartus Prime

Intel:Quartus® Prime Pro Edition Programmer and Tools の Programmer をコマンドラインで実行すると「pgm_pgmplugin_bkp_tester.dll が見つからないため、コードの実行を続行できません。」というエラーが発生してしまいます。

Quartus Primeコンフィグレーション/プログラミング

Intel:Stratix® V の PCI-Express (PCIe) Hard IP において、Preset のデフォルト値を教えてください。また、Preset の値は変更可能ですか?

IPPCI ExpressStratix

Intel:Arria® 10 のコンフィグレーション ROM を EPCQL256 から MX25U256 に置き換えたら、コンフィグレーションができなくなりました。

Quartus Primeコンフィグレーション/プログラミング

Intel:MAX® 10 FPGA で "On-Chip Memory (RAM or ROM)" コア を使って、Dual-Port(2-Port) RAM を Error Correction Code (ECC) 機能付きで使用することは可能ですか?

IPMAXQuartus Prime

Intel:Stratix® 10 で RAM がロジックにアサインされてしまいます。

Quartus PrimeStratix

Intel:Quartus® Prime のフローティング・ライセンスの使用可 / 使用不可をユーザー毎に設定することは可能ですか?

Quartus Prime

Intel:Stratix® 10 の PCI-Express (PCIe) IP の PIPE インターフェイスの Version を教えてください。

IPPCI ExpressStratix

Intel:Cyclone® V デバイスと接続されている AS コンフィグレーション ROM に外部プロセッサーからアクセスするにはどうしたらよいですか?

Cycloneコンフィグレーション/プログラミング

Intel:Stratix® 10 で Bus LVDS はサポートしていますか?

Stratix

Intel:IBIS を用いた基板シミュレーションでは "at Pin" と "at Die" の観測ポイントがありますがどちらの波形を観測すれば良いのでしょうか?

シミュレーションボード

Intel:Quartus® Prime の Timing Analyzer にて Metastability レポートを生成すると表示される Synchronizer Chain #"番号" の "Output Slack" は何の値ですか?

Quartus Primeタイミング制約/解析

Intel:Nios®II を含むシミュレーションを行う場合、main() 関数が起動するまでの時間を短縮する方法はありませんか?

Nios IIシミュレーション

Intel:Cyclone® V の Early Power Estimate (EPE) シートの HMC (Hard Memory Controller) シートにある Number of Command Port の意味を教えてください。

CycloneIP外部メモリー消費電力・熱

Intel:Cyclone® V SoC の Hard Memory Controller (HMC) が内蔵されていないデバイスの消費電力見積を Early Power Estimator (EPE)シートで行っています。 Hard Processor System (HPS) 側の DDR SDRAM コントローラーを使用する場合は、IO シートにも DDR との接続するピンを追加する必要はありますか?

CycloneIPSoC FPGA消費電力・熱

Intel:Cyclone® V を使用して Transceiver Block を使用します。Refclk は外部から PLL を使用して所望の周波数を生成して入力するケースと、ピンから直接所望の周波数を入力して Refclk とするケースと、どちらが性能が良いですか?

Cycloneクロック/PLLトランシーバー

Intel:Straitx® 10 で提供されている CFD 解析用の CTM モデルを使用してサブストレートの温度を算出することは可能ですか?

Stratix消費電力・熱

Intel:ALTCLKCTRL IP のシミュレーション・モデルを VHDL で生成して ModelSim でコンパイルすると、エラーになります。

IPQuartus Primeシミュレーション

Intel:Arria® 10 デバイスで AS モードでのコンフィグレーションに失敗し JTAG アクセスができなくなりました。

Arriaコンフィグレーション/プログラミング

Intel:Hard Memory Controller (HMC) で提供されている Pin-Outs ファイルの 「HMC Pin Assignment for DDR3/DDR2」項目に GND と記載されているピンは GND に接続すべきでしょうか?

IPQuartus Prime外部メモリーボード