条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：Quartus® Prime Pro Edition の File メニュー > Create / Update 内に Create HDL Design File from Current File がありません。
カテゴリー：Tool
ツール：Quartus® Prime Pro Edition
デバイス：－
スケマティックは業界標準のフォーマットではないため、Quartus® Prime Pro Edition はブロック・デザイン・フォーマット (.BDF) から HDL に変換する機能 (Create HDL Design File from Current File) をサポートしていません。
また、Quartus® Prime Pro Edition 23.3 以降では .bdf は非推奨になり、.bdf をコンパイルすると 下記エラーが発生します。
Error(22595): Intel Quartus Prime software does not support entity "entity_path/entity_name" of type "BDF". Convert BDF files to Verilog or VHDL for continued support.
そのため既存の .bdf は、下記ワークアラウンドを参考に Verilog HDL または VHDL に変換する必要があります。
<ワークアラウンド>
Quartus® Prime Standard または Lite Edition の Create HDL Design File from Current File 機能で BDF ファイルを Verilog HDL または VHDL に変換します。
(1) File メニュー ＞ Open Project からプロジェクトをセットします。
※ プロジェクトをセットしないと、メニュー内の Create HDL Design File from Current File が有効になりません。
※ 変換対象の .bdf に対して Standard Edition 向けのプロジェクトが既存しない場合は、変換のためにダミープロジェクトを作成してください。
(2) File メニュー ＞ Open において、HDL へ変換する .bdf を選択しファイルを開きます。
(3) File メニュー ＞ Create / Update ＞ Create HDL Design File from Current File
(4) 表示された Create HDL Design File for Current File ウィンドウ内の File type から、変換する HDL フォーマットを選択します。
(5) OK ボタンをクリックすると、.bdf ファイルが保存されている同じフォルダーに Verilog HDL または VHDL ファイルが生成されます。
(Notes)
生成されたレジスターまたはインスタンスの一部は、正しく機能するために名前を変更する必要があります。
Create HDL Design File from Current File をコマンドで実行する方法は、下記 FPGA Knowledge Base を参照してください。
<関連 FPGA Knowledge Base>
Error(22595): Intel Quartus Prime software does not support entity "entity_path/entity_name" of type "BDF". Convert BDF files to Verilog or VHDL for continued support.
経験豊富なFAEが