条件を指定して絞り込む

現在 3237 件がヒットしています。

メーカー

A

B

C

D

E

F

G

H

I

J

K

L

M

N

O

P

Q

R

S

T

U

V

W

X

Y

Z

Intel:Arria® 10 DDR4 External Memory Interface (EMIF) IP を 1GHz 目標で設計する場合に、IP のパラメーターなどで改善点や注意点はありますか?

Intel:Quartus® Prime でソースコードを編集すると .bak ファイルが自動生成されますが、自動生成させない方法はありますか?

Intel:Remote Update Intel® FPGA IP (ALTREMOTE_UPDATE) と ASMI Parallel Intel® FPGA IP (ALTASMI_PARALLEL) を使用した場合、各 IP とコンフィグレーション ROM の接続はユーザーが行う(ピンアサインする)必要はありますか?

Intel:FPGA のリモート・コンフィグレーションを実現する際、資料には ASMI Parallel Intel® FPGA IP (ALTASMI_PARALLEL) が使用されていますが、単にリモート・コンフグレーションだけを実現する為に ALTASMI_PARALLEL は必要なのですか?

Intel:Cyclone® V SoC でハード・プロセッサー・システム (HPS) の I/O で 3.0V の消費電力の見積もりができません。

Cyclone V電源/Enpirion

Intel:MAX® 10 のシングル電源品の External Memory Interface (EMIF) IP は DDR2 をサポートしていますか?

MAX 10外部メモリ

Intel:Arria® 10 でトランシーバーを使用する場合、XCVR_VCCR_VCCT_VOLTAGE の Assignment が各チャネルに必要ですが、設定方法を教えてください。

Arria 10

Intel:CRAM の CRC エラー検出機能が動き出すタイミングを教えてください。

Arria 10Stratix VArria VCyclone V

Intel:Cyclone® V SoC を使用したボードで EPCQA に .jic ファイルの書き込みを行うと、周辺バッファーと FPGA が書き込み中のみ発熱します。なぜですか?

Quartus Standard/LiteCyclone V

Intel:quartus_cpf コマンド(Convert Programming File)のオプションファイル設定(-o)に、clock_divisor や clock_frequency がありますが、このオプションを使用して再コンパイル無しにコンフィグレーション・クロックの周波数を変更できますか?

OpenCL

Intel:Cyclone® V で PDNツールを使用して電源の検討をしていますが、PDNツールにある VCC の Dynamic Current Percentage / Default Voltage / Die Noise Tolerance はどういう意味ですが?

Cyclone V

Intel:DDR3 を搭載した FPGA ボードで、メモリークロックと DQA 信号をオシロスコープで測定し tDQSCK の JEDEC 規格適合チェックを行ったところデータシート既定の範囲から大きく逸脱し NG となりました。FPGA のボール直下のビアを測定ポイントとしていますが、問題ありますか?

外部メモリ

Intel:インテル HLS コンパイラーの ac_fixed データ型用に用意されている sqrt_fixed 関数を使用すると、32bit を超える入力の場合、HLS コンパイラー実行時にエラーになります。

HLS

Analog Devices 特殊機能アンプ : LTspice内に、所望のオペアンプのasyファイルがありません。 アナログ・デバイセズ社のSPICEのモデルのページからダウンロードしたもので自作したのですが上手く動作しません。解決する方法を教えてください。

A/Dコンバータ (ADC)標準 A/Dコンバータ

Analog Devices TimerBlox : LTC6992-1を使用して、30KHzのパルスを作ろうと考えています。VDIV/V+に入れる電圧を10Vから分圧抵抗で生成して入力しています。この場合、パルスが所望の30KHzを得ることが出来ません。なぜでしょうか?

センサとMEMS加速度センサ

Intel:DisplayPort IP の Secondary Stream に対するエラーについて、IP がエラーを検出した場合どこかの信号で確認できますか?エラー訂正機能はありますか?

IP

Intel:Mentor® Graphics のシミュレーターを使用していますが、インテル® FPGA のデザインをシミュレーションする際はどのバージョンを使用すれば良いですか?

シミュレーション

Intel:ModelSim® - Intel® FPGA Edition をノードロックライセンスで使用しているマシンに、Windows のリモートデスクトップ経由でアクセスしてシミュレーションを実行すると、ライセンスエラーになります。

シミュレーション

Intel:PDN Tool の Dynamic Current Change の項目に 50% と表示されますが、基準となるのは供給電源(VRM)とユーザー回路の最大電流値のどちらですか?

電源/Enpirionボード

Intel:MAX® 10 の JTAGEN ピンを有効にしてユーザーモード時に High / Low に切り替えた場合、User I/O や JTAG ピンに切り替えることができますか?

MAX 10Nios II

Analog Devices A/Dコンバータ : AD73360のアナログ入力端子の処理方法を教えてください。

A/Dコンバータパワー・マネージメント

Analog Devices 標準A/Dコンバータ : LTC2358-1のVDDLBYP(40pin) には、データシート上2.2uFが接続されています。しかし、評価ボードには、10uFが接続されています。どちらが推奨ですか?

A/Dコンバータ標準 A/Dコンバータ

Analog Devices スイッチング・レギュレータ : LT1506を3.3V出力設定で使用しています。VCピンに接続する容量を1.5nF推奨値から3.3nF変更すると出力が不安定になりました。原因を教えてください。

パワー・マネージメントスイッチング・レギュレータ

Intel:Remote System Update IP のレジスタにアクセスしていますが、ドキュメントに記載の通りの動作をしていません。なぜですか?

Nios IIIPプログラミング

Intel:CMU PLL は、どのような PLL ですか?

クロック/PLLシミュレーションModelSim

Intel:MAX® 10 User Flash Memory (UFM) に初期値ファイル (Word 245760, Size 32) を指定しSynthesis を実行すると下記ワーニングが表示されます。hex ファイルに問題がありますか?

MAX 10Nios II

Intel:Signal Tap でキャプチャした波形をテストベンチにする方法はありますか?

Quartus ProQuartus Standard/Lite

Intel:Hard Processor System (HPS) の L2 Cache Filtering Register の初期値を教えてください。

SoC FPGA

Analog Devices マルチプロトコル・トランシーバ LTC2870には、VEE端子が3つ(1ピン、12ピン、29ピン)あります。 この端子に接続するコンデンサは、合計で1uFを1個で問題ありませんか?

インターフェース&アイソレータ

Analog Devices 標準 A/Dコンバータ :AD7173-8は、チャネルを指定してデータを読み取ることができますか?

インターフェース&アイソレータ