Analog Devices LEDドライバー :　LT3932とLT3932-1 の違いを教えてください。

Analog Devices スイッチング・レギュレーター : LTM4625のTRACK/SSピンの電圧は、最大何ボルト発生しますか？

Analog Devices R/Dコンバータ : AD2S1210の REFOUT端子は、どの様に使いますか？

Analog Devices R/Dコンバータ : AD2S1210の Soft Reset でリセットされる項目を教えてください。

Analog Devices R/Dコンバータ : AD2S1210の EnRes1およびEnRes0とは何ですか？

Intel：AS コンフィグレーション完了後も DCLK が出力され続けているようですが、ユーザーモード中に ASMI IP を使ってコンフィグレーション ROM へアクセスする際は、IP へ入力している clkin と DCLK どちらが使用されるのでしょうか？

Intel：MAX® 10 で IP Catalog から Floating-Point IP コア（ALTFP_）を選択すると、"Error (14736): Error: Wizard "ALTFP_xxx" cannot be launched." というエラーメッセージが表示され編集ウィザードが起動できません。

Intel：On-Chip Memory の容量不足に関連した Nios® II SBT for Eclipse のビルドエラーが発生しましたが、FPGA のデザインを変更せずに回避することはできますか？

Intel：Nios® II SBT for Eclipse 上ででブレークしたときに同時に、Signal Tap にもトリガーをかける方法はありますか？

Intel：Arria® 10 は ECO をサポートしていますか？

Intel：インテル® HLS コンパイラーで生成した IP を Platform Designer システムに追加し、シミュレーションモデル（VHDL）を生成しました。 ModelSim でシミュレーションすると、IP から不定値が出力されてしまいます。

Intel：下記の記事を参考にして jtagconfig コマンドで TCK クロック周波数の変更を行うと、"No parameter named JtagClock" のメッセージが表示されて周波数を変えることができません。

Intel：Nios® II を含んだ FPGA デザインを Quartus® Prime コンパイルすると、"Can't generate netlist output files" というエラーメッセージが表示されます。

Intel：IBIS を用いた基板シミュレーションでは at Pin と at Die の観測ポイントがありますがなぜ差が生じるのでしょうか？

Intel：DE0-Nano-SoC と Atlas-SoC のキットの違いを教えてください。

Analog Devices オペアンプ : ADTL084を単電源+24V入力で使用します。入力と出力電圧範囲を教えて下さい。

Analog Devices スイッチ＆マルチプレクサ : ADG1208は、±12Vで使用することは可能ですか？

Analog Devices MEMS加速度センサー : ADXL1002を使って設計する場合、電源（VDD)は、スイッチング電源でも問題ありませんか？

Analog Devices オペアンプ : 両電源対応のオペアンプに、電源として＋3.3Vとー2.5Vを印加しています。出力は、0V～2.5Vを設定することは可能でしょうか？

Analog Devices パワーマネージメント :　LTC3805のVIN-VCC間の抵抗RVCCは、どの様に選択すれば良いか教えてください。

Analog Devices A/Dコンバータ : AD7265のアナログ入力端子（VA1～VA6、VB1～VB6）がありますが、未使用端子の処理方法を教えていただけますか？

Analog Devices D/Aコンバータ : AD5672RのOutput Current Driveは、15mAとなっておりますが、これは1チャネルの値ですか？

Analog Devices MEMS加速度センサー : ADXL1002は、電源を投入すると自動的に測定と出力が始まりますか？

Analog Devices MEMS加速度センサー : ADXL1002へ電源のリップルが影響して出力誤差が発生しますか？

Analog Devices クロック＆タイミング : AD9544 データーシートの８ページ目にあるtable6に記載されている内容Frequency Out of Range Limits 　50（MIN）　1.5 × 10^7（MAX）について教えてください。

Intel：Stratix® 10 で Bus LVDS はサポートしていますか？

Intel：Cyclone® V デバイスと接続されている AS コンフィグレーション ROM に外部プロセッサーからアクセスするにはどうしたらよいですか？

Intel：Stratix® 10 の PCI-Express (PCIe) IP の PIPE インターフェイスの Version を教えてください。

Intel：Quartus® Prime のフローティング・ライセンスの使用可 / 使用不可をユーザー毎に設定することは可能ですか？

Intel：Stratix® 10 で RAM がロジックにアサインされてしまいます。