半導体事業 - マクニカ

イベント情報

インテル® HLS 実践編トライアル<無料>

このセミナーでは、インテル® HLS コンパイラーを使用したインテル® FPGA 用 IP コンポーネント合成のパフォーマンスを最適化するためのポイントを、ループとメモリアクセスの最適化を中心にご紹介します。
ループについては、アンロールやパイプライン化といった最適化とそれらをコントロールする手法を紹介します。ローカルメモリーアクセスについては、FPGA 内のメモリブロックがどのように使用されるかや、コアレッシング、バンキングなどを使ったコントロール方法をご紹介します。

2019年09月25日(水)〜2019年09月25日(水)

イベント一覧へ