この「Quartus® ガイド」シリーズは、インテル® Quartus® Prime 開発ソフトウェアをご利用になるユーザ向けの資料です。

FPGA / CPLD の開発フローについては、こちら を参照してください。

説明

この資料は、FPGA / CPLD 開発の『6. コンパイル』フェーズで参考になります。

Article header library 109705 pic01 6  6

Design Space Explore II (DSE II)とは、Quartus® Prime の最適化設定を変更しながら複数回コンパイルを実行するという手順を自動で行うことができるツールです。DSE II を使用することによって、効率的にデザイン最適化を図ることができます。

この資料では、DSE II を実行する際の設定や実行後のレポート確認方法について紹介します。

Article header 121473 dse2  1

資料

おすすめ記事/資料はこちら

Quartus® Prime 関連の記事や資料  
インテル® FPGA の開発フロー/FPGA トップページ

おすすめ FAQ はこちら

Quartus® Prime 関連の FAQ 
インテル® FPGA 関連の FAQ

おすすめセミナー/ワークショップはこちら

Quartus® Prime 入門編トライアル・コース <無料>

カスタムマイコン設計トライアル ~MAX® 10 FPGA を使った組込み設計を体感!~ <無料>