インテル® SoC FPGA は、Arm® Cortex™ プロセッサーによるマイクロ・プロセッサー・ユニット(MPU)を搭載したハード・プロセッサー・システム(HPS)で、豊富なペリフェラル群、マルチポート・メモリー・コントローラー、および FPGA ファブリックで構成されるデバイスです。

このページでは、SoC FPGA を使用するユーザー向けに、最適な情報を紹介します。

1. SoC FPGA とは?
2. SoC FPGA の開発に必要なツール
3. SoC FPGA のドキュメント公開サイト
4. 公開されている記事/資料およびサンプル
5. SoC EDS に付属されているサンプル
6. SoC FPGA のパートナーリンク

1. SoC FPGA とは?

簡単に言うと、FPGA がペリフェラルの 1 つとしてメモリーマップされた Arm® のプロセッサーです。SoC FPGA は、Arm® プロセッサー、ペリフェラル、およびメモリー・インターフェイスで構成される HPS ファブリックと、FPGA ファブリックを 1 つのチップに統合した製品です。SoC FPGA により、素早い商品化、低消費電力、低コスト、設計リスクの低減、および基板の小型化を実現することができます。

Article header library 129765 pic01  2
【図1】 SoC FPGA のブロック図(Cyclone® V)

2. SoC FPGA の開発に必要なツール

SoC FPGA の開発フローとしては、下図のように「FPGA ハードウェア開発フロー」と「ソフトウェア開発フロー」に分けられます。

FPGA ハードウェア開発フロー

開発環境であるインテル® Quartus® Prime 開発ソフトウェアやシステム構成ツールであるインテル® Platform Designer(旧 Qsys)システム統合ツール、ModelSim® シミュレーター、Signal Tap ロジック・アナライザーなどの FPGA 開発フローとデザインツールを利用することができます。

ソフトウェア開発フロー

インテル® SoC FPGA エンベデッド開発スイート(SoC EDS)は、インテル® SoC FPGA 用のエンベデッド・ソフトウェア開発のための包括的なツールスイートです。
また、インテル® SoC FPGA デバイスは、エンベデッド・ソフトウェア業界で広範にサポートされている Arm® プロセッサーを中心としています。インテル® とエコシステム・パートナーは、各開発ニーズに応じて幅広い選択肢を提供します。オペレーティング・システム(OS)については、オープンソースの Linux に加え、多数の商用 OS が利用できます。

ハードウェアからソフトウェアへの情報のハンドオフについては、SoC EDS に含まれるハードウェア-ソフトウェア・ハンドオフ・ユーティリティー を使用します。このユーティリティーは、Quartus® Prime および Platform Designer が生成する出力ファイルからソフトウェア・デザインフロー用のハンドオフファイルを生成します。これにより FPGA デザインチームとソフトウェア・デザインチームがそれぞれのデザインフローに従って、別々に作業を進めることが可能とになり生産性が向上します。

Article header library 129765 pic02  4
【図2】 SoC FPGA の開発ツール

3. SoC FPGA のドキュメント公開サイト

インテル® の SoC FPGA 関連ページへのリンク集

 インテル® の SoC FPGA 関連ページへのリンクを下表に示します。

【表3-1】 インテル® の SoC FPGA 関連ページへのリンク

名  称

概  要

Intel® SoC FPGAs(日本語ページ) Intel® SoC FPGA のトップページです
Tools and Software(日本語ページ) Tools and Software のページです。 Quartus®、SoC EDS、DS-5 などの開発ツール情報はこのページから
SoC FPGA の Documentation → Devices ページ(日本語ページ)

「SoC FPGA の Documentation → Devices ページ」の「SoCs」から調べたいデバイスをクリックして進むと、対象 SoC FPGA デバイス向けの各種ドキュメントが公開されています。

 

  Intel® Agilex™ SoC (日本語ページ)

  Intel® Stratix® 10 SoC(日本語ページ)

  -  Intel® Stratix® 10 SoC 開発キット

  Intel® Arria® 10 SoC (日本語ページ)

  -  Intel® Arria® 10 SoC 開発キット

  Arria® V SoC(日本語ページ)

  -  Arria® V SoC 開発キット

  Cyclone® V SoC(日本語ページ)

  -  Cyclone® V SoC 開発キット

Intel® SoC EDS Support ページ(日本語ページ) Intel® SoC EDS のサポートページです。Documentation、Videos、Design Examples、Training Courses を公開しています

Intel® Community(日本語ページ)

Intel® Community は、Intel® FPGA、テクノロジー、ツール、およびそれらの使用法に関するコミュニティーの知識を提供することを目的とした Wiki サイトです
Knowledge Data Base Intel® FPGA 製品を使いこなすためのヒントや問題解決の方法などが公開されています

 Arm® 関連情報

 Arm® 関連のリンクを下表に示します。Arm® 社のプロセッサーやペリフェラル、Arm® 純正のデバッガー(DS-5™)やコンパイラ(armcc)の詳細情報は以下のサイトをご参照ください。

【表3-2】 Arm® 関連情報サイト

名  称

概  要

Arm Developer(新ドキュメント公開サイト) Cortex™-A9、Cortex™-A53 他、Arm® 社の CPU/ペリフェラル/ツールのマニュアルはこちらを参照ください
ARM Infocenter(旧ドキュメント公開サイト) ※旧サイトの方が旧版の資料が充実しています。日本語資料も旧サイトのみに存在する場合があります
APS(初心者講座) Arm® 関連の技術情報サイトです。Cortex™-A 初心者講座 や 組み込み Linux 初心者講座 などがあります

4. 公開されている記事/資料およびサンプル

マクニカ・ホームページ

マクニカ・ホームページでは、SoC FPGA 向けの各種デザインサンプルが公開されています。マクニカ・ホームページの技術情報から、SoC などのキーワードで検索すると、SoC FPGA 向けの各種技術情報やデザインサンプルを探すことができます。

 

 *1. 表内の「区分」欄は、以下の内容を目安に設定しています。
    記事 : 記事内に SOC FPGA に関するツールの使い方や トラブル回避策などがまとめられているもの。
    資料 : メーカー・ドキュメントを補足するような資料が添付されているもの。
  サンプル : デザインサンプルやチュートリアル用のデータなどが付属しているもの。

 *2. 表内の「対象」欄は、以下の内容を目安に設定しています。
     ALL : システム構成によらず全ての SOC FPGA ユーザーに役立つ情報です(ツールのトラブル回避策、製品紹介 など)。
   初級者 : 主に初心者向けチュートリアルなどのコンテンツです。
   中級者 : ALL/初級者に該当しない中で比較的簡単な内容のコンテンツです。
   上級者 : 上記以外のコンテンツ。

【表4-1】 マクニカ・ホームページの技術情報 で公開されている SoC FPGA 記事/資料およびサンプル

区  分*1

対  象*2

名  称

記事

ALL

インテルの SoC FPGA

記事

ALL

「SoC スタートアップ・トライアル」 を動画で大公開!

記事

ALL

インテル® SoC FPGA エンベデッド・デベロップメント・スイート(SoC EDS)のインストール方法

記事

ALL

Quartus® Prime Pro Edition 19.1 で Nios® II Software Build Tools / SoC Embedded Development Suite を使用する際のインストール手順

記事

ALL

Arm® DS-5™ のライセンス設定方法

記事/資料

ALL

SoC はじめてガイド - Preloader Generator の使用方法

記事/資料

ALL

SoC はじめてガイド - DS-5 によるベアメタル・アプリケーション・デバッグ

記事/資料

ALL

SoC はじめてガイド - HPS-FPGA 間のアクセス方法

記事/資料

ALL

Cyclone V SoC:HPSレジスター仕様の掲載場所一覧シート[インテル]

資料

ALL

SoC FPGA Hard Processor System のアドレス指定方法

記事

初級者

インテル® Quartus® Prime 開発ソフトウェアおよび ModelSim® - Intel® FPGA Edition のダウンロード方法

記事

初級者

インテル® Quartus® Prime 開発ソフトウェアおよび ModelSim® - Intel® FPGA Edition のインストール方法

記事/資料

初級者

SoC はじめてガイド - SoC 簡易チュートリアル(Atlas-SoC / DE10-Nano ボード版)

資料/サンプル

初級者

SoC FPGA ベアメタル All-in-One アプリケーション・サンプル

資料/サンプル

初級者

HWLib を利用するベアメタルアプリケーションのサンプル集

記事

初級者

U-Boot で Ethernet の簡易テストを行う方法

資料/サンプル

中級者

SoC FPGA の QSPI ベアメタルアプリ・ブート(Arria® 10 SoC 編)

資料/サンプル

中級者

SoC FPGA の QSPI ベアメタルアプリ・ブート(Cyclone® V SoC / Arria® V SoC 編)

記事/サンプル

中級者

DS-5™ 活用テクニック ~ 実行中のターゲットに接続

記事

中級者

DS-5™ 活用テクニック ~ デバッガーコマンドの使い方

記事

中級者

DS-5™ 活用テクニック ~ レジスタービュー[1/3]基本設定

記事/サンプル

中級者

DS-5™ 活用テクニック ~ レジスタービュー[2/3]レジスター定義の自作

記事

中級者

DS-5™ 活用テクニック ~ レジスタービュー[3/3]FPGA 側のレジスター表示

記事

中級者

DS-5™ 活用テクニック ~ トレース機能の使い方

記事

中級者

DS-5™ 活用テクニック ~ ブレークポイント設定のコツ

記事

中級者

DS-5™ 活用テクニック ~ Flash Programming Alternative

記事/資料

中級者

簡易デバッグに最適!DS-5 で U-Boot を起動する方法

記事/資料

中級者

HPS Flash Programmer より高速!U-Boot で QSPI に書き込む方法

記事/資料

中級者

VirtualBox と CentOS 6 による仮想マシン環境の構築

サンプル

中級者

インテル® SoC FPGA 向け Linux ビルド方法

記事/資料

中級者

SoC Linux 道場 【其ノ壱】 ビルド済み SD カードイメージを使用した Helio ボードでの Linux ブートの確認

記事/資料

中級者

SoC Linux 道場 【其ノ弐】 Linux マシンの準備

記事/資料

中級者

SoC Linux 道場 【其ノ参】 クロスコンパイラーのインストールとコンパイル、GDB デバッグ

記事/資料

中級者

SoC Linux 道場 【其ノ四】 GNU アプリケーションのコンパイル

記事/資料

上級者

SoC Linux 道場 【其ノ五】 Linux カーネルの入手とコンパイル、カスタムドライバーの作成とコンパイル(その1)

記事/資料

上級者

SoC Linux 道場 【其ノ六】 カスタムドライバーの作成とコンパイル(その2)

記事/資料

上級者

SoC Linux 道場 【其ノ七】 ユーザー回路の追加と動作確認

記事/資料

上級者

SoC Linux 道場 【其ノ八】 ネットワーク・アプリでの遠隔 PWM 制御、モーター制御、起動スクリプトの作成方法

サンプル

中級者

独習インテル® FPGA OpenCL™ 基礎演習(Altas-SoC ボード編)

サンプル

中級者

独習インテル® FPGA OpenCL™ 基礎演習(Sodia ボード編)

資料

中級者

Helio ボードで Arm® Streamline を使う方法

記事/資料

中級者

Hard Processor System 側 SDRAM の ModelSim シミュレーション方法

記事

上級者

OpenCL™ を使った SoC FPGA のアクセラレーション - Sodia の活用例 -

記事

上級者

SoC FPGA で Linux を動かし LCD に表示させる - Sodia の活用例 -

記事

上級者

ビデオ変換と OpenCL を使用したデモンストレーション - Sodia の活用例 -

記事

上級者

Cyclone® V ST SoC プラットフォーム「Sodia」でカメラ映像と動画を 1024x768 (XGA) 画面に合成出力

記事

上級者

SoC FPGA Linux のイーサネット・パフォーマンスをチューニング

記事

上級者

Linux / Android 高速起動ソリューション Ubiquitous QuickBoot のご紹介(Mpression Sodia ボード向け)

記事

上級者

Borax SOM - Cyclone® V SoC搭載システムオンモジュール:マニュアル 他

SoC FPGA 関連の記事や資料
OpenCL™ 関連の記事や資料

SoC FPGA 関連の FAQ
インテル® FPGA 関連の FAQ

アルティマ技術サポート

マクニカ アルティマ カンパニーによるアルティマ技術サポートの技術コンテンツページでも、SoC FPGA 向けの各種技術情報を探すことができます。例えば、以下のような記事/資料およびサンプルがあります。

 

 *1. 表内の「区分」欄は、以下の内容を目安に設定しています。
    記事 : 記事内に SOC FPGA に関するツールの使い方や トラブル回避策などがまとめられているもの。
    資料 : メーカー・ドキュメントを補足するような資料が添付されているもの。
  サンプル : デザインサンプルやチュートリアル用のデータなどが付属しているもの。

 *2. 表内の「対象」欄は、以下の内容を目安に設定しています。
     ALL : システム構成によらず全ての SOC FPGA ユーザーに役立つ情報です(ツールのトラブル回避策、製品紹介 など)。
   初級者 : 主に初心者向けチュートリアルなどのコンテンツです。
   中級者 : ALL/初級者に該当しない中で比較的簡単な内容のコンテンツです。
   上級者 : 上記以外のコンテンツ。

【表4-2】 アルティマ技術サポートの技術コンテンツページで公開されている SoC FPGA 記事/資料およびサンプル

区  分*1

対  象*2

名  称

記事

ALL

「SoC スタートアップ・トライアル 」をオンラインセミナーとして大公開!!

記事

ALL

Windows® 10 における Preloader のビルドエラー

記事

ALL

Windows® 10 で SD カードイメージの書き込みに失敗する場合の対処法

記事/資料

ALL

SoC EDS v19.1 std / v19.3 pro から変更された新しいブートローダー生成フローの動作確認(Cyclone® V SoC / Arria® V SoC 編)

記事/資料

ALL

SoC EDS v19.1 Std / v19.3 Pro から変更された新しいブートローダー生成フローの動作確認(Arria® 10 SoC 編)

記事/資料

ALL

SoC EDS v19.1 std / v19.3 pro から変更された新しいブートローダー生成フローの動作確認(付録:Linux バイナリーのビルド)

記事

ALL

DS-5 インテル® SoC FPGA Edition インストール時の注意点

記事

ALL

SoC EDS と異なるバージョンのインテル® Quartus® Prime 開発ソフトウェアを使用するための環境設定

記事

ALL

Makefile による HWLib の追加方法

記事

ALL

SoC FPGA のセミホスティングについて

記事

ALL

Arm® Development Studio 5 Intel® SoC FPGA Edition のビルドメッセージが文字化けする場合の対策

記事

ALL

HPS Flash Programmer から QSPI へのアクセスが不可になった場合の対処

資料/サンプル

初級者

SoC FPGA ベアメタル All-in-One アプリケーション・サンプル

記事

初級者

SoC FPGA の HPS ピンのロケーション・アサインメント注意点

記事

初級者

HPS から FPGA へのインターフェイスの開通

記事

初級者

インテル® SoC FPGA 向け U-Boot の HPS-FPGA 間のブリッジ開放コマンドについて

記事

初級者

SoC FPGA の FPGA-to-SDRAM インターフェイスの開通設定(U-Boot 2019.04)

記事/サンプル

初級者

SoC FPGA ブート用 SD カードイメージの作り方

記事

初級者

U-Boot でメモリー/レジスターへの Read/Write テストを行う方法

記事

初級者

U-Boot スクリプトの編集方法

記事

初級者

U-Boot で Ethernet の簡易テストを行う方法

記事

初級者

SoC FPGA のブート前後における SDRAM 領域のアドレスマッピング設定状態

資料/サンプル

中級者

SoC FPGA の QSPI ベアメタルアプリ・ブート (インテル® Arria® 10 SoC FPGA 編)

資料/サンプル

中級者

SoC FPGA の QSPI ベアメタルアプリ・ブート (Cyclone® V SoC / Arria® V SoC 編)

記事

中級者

インテル® SoC FPGA 向け Linux デバイスツリーの作成および編集方法

記事/サンプル

中級者

DS-5 デバッガ―で新しい U-Boot(v2019.04 以降)を起動する方法(Arria® 10 SoC 編)

記事/サンプル

中級者

DS-5 デバッガ―で新しい U-Boot(v2019.04 以降)を起動する方法(Cyclone® V SoC/Arria® V SoC 編)

記事

中級者

Linux から FPGA コンフィグレーションする方法

記事

中級者

インテル® Arria® 10 SoC 向け DS-5 で U-Boot を起動する方法

記事/サンプル

中級者

インテル® Arria® 10 SoC Development Kit の HPS 側 LED を Linux で操作する方法

記事

中級者

HPS から FPGA に対してリセット信号を発行する (Cyclone® V / Arria® V)

記事

中級者

HPS から FPGA に対してリセット信号を発行する方法(Arria® 10)

記事

中級者

SoC FPGA 評価ボードの RTC 時刻設定&バックアップ

記事

中級者

QSPI アクセス不可の場合に確認すべきキャリブレーション結果

記事

中級者

WSL で Preloader / U-Boot をビルドしてみる 【その 1】 環境セットアップ編

記事

中級者

WSL で Preloader / U-Boot をビルドしてみる 【その 2】 ビルド編

記事

上級者

ECC エラー・インジェクションの使い方

記事/資料

上級者

インテル® Stratix® 10 SoC/インテル® Arria® 10 SoC  HPS EMIF の回路図確認項目

アルティマ技術サポート

アルティマ技術サポートの技術コンテンツページ
アルティマ技術サポートの FAQ ページ

SoC FPGA のページ(インテル® のサイト)

インテル® の SoC FPGA 関連デザインサンプル

 ● デザイン例 ページ から SoC デザイン例 をクリックして進むと、SoC FPGA 向けの各種デザインサンプルが公開されています。

【表4-3】 SoC FPGA の SoC デザイン例 ページで公開されているサンプル

名  称

概  要

ファイル / Webページ

対応ボード

SDMMC GSRD Golden System Reference Design(GSRD)は、さまざまなカスタム・ユーザーデザインの開始点として使用できる重要なハードウェアおよびソフトウェア・システム・コンポーネントを提供します。

User Manual Arria 10

(最新はこちら)

Arria® 10 SoC 開発キット
QSPI GSRD

Example Arria 10

(最新はこちら)

Arria® 10 SoC 開発キット
SGMII GSRD

Release Notes Arria 10

(最新はこちら)

Arria® 10 SoC 開発キット
NAND GSRD (最新はこちら) Arria® 10 SoC 開発キット
Remote Update このプロジェクトでは、Web インターフェイスを介して、Arria® 10 SoC 上で実行されているハードウェアとソフトウェアをリモートで更新する方法の例を紹介します。 Example Arria 10 Arria® 10 SoC 開発キット
Remote Debug この例では、System-Level Debugging(SLD)ツールを使用してリモートシステム・デバッグを実行する方法について説明します。 Example Arria 10 Arria® 10 SoC 開発キット
HPS-to-FPGA Bridges FPGA ファブリックに接続されたハード・プロセッサー・システム(HPS)のメモリーマップされたインターフェイスを実行します。HPS のさまざまなポートを使用して HPS メモリーをリード/ライトすることによってメモリーテストを実行し、データ転送のパフォーマンスを測定します。 Example
Readme Arria 10
Readme Cyclone V
Arria® 10 SoC 開発キット
Cyclone® V SoC 開発キット
PCIe Root Port このリファレンス・デザインは、Arria® 10 SoC 開発キット上で動作する PCIe ルートポートを Cyclone® V GT FPGA 開発キットの PCIe エンドポイントまたは一般的に利用可能な Intel® PCIe Ethernet アダプターカードのエンドポイントに接続したものです。また、Cyclone® V SoC 開発キットおよび Arria® V SoC 開発キットにも適用できます。 Example Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Secure Boot このドキュメントでは、SoC Embedded Design Suite(SoC EDS)を使用して Arria® 10 SoC セキュアブート・システムを実装し、second-stage ブートローダー・イメージを保護する方法とデザイン例を示します。 User Guide & Example Arria® 10 SoC 開発キット
HPS DMA HWLIB DMA API を使用して DMA を初期化し、メモリーからメモリーへの転送を行う方法を示しています。 Example Arria 10
Readme Arria 10
Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Arria V
Readme Arria V
Example Cyclone V
Readme Cyclone V
ECC HWLIB オンチップ RAM、SD/MMC、クワッドシリアル・ペリフェラル・インターフェイス(SPI)、DMA および L2 キャッシュの Error Correction Code(ECC)API 機能をデモしています。この例では、各 RAM の ECC のセットアップと有効化、シングル/ダブルビット・エラーのインジェクション、シングル/ダブルビット・エラー検出のための割り込みのセットアップ方法を示しています。

Example Arria 10
Readme Arria 10

Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Arria V
Readme Arria V
Example Cyclone V
Readme Cyclone V
GPIO HWLIB General-Purpose Input/Output(GPIO)API を使用して、HPS LED を駆動する出力ポートとして GPIO を設定し、HPS プッシュボタンの入力ポートとして GPIO を設定する方法を示しています。 Example Arria 10
Readme Arria 10
Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Arria V
Readme Arria V
Example Cyclone V
Readme Cyclone V
I2C HWLIB I2C API を使用してマスターとスレーブのリード/ライトを実行する方法を示します。この例では、LCD スクリーン、EEPROM メモリーとの I2C 通信、および 2 つの I2C モジュール間の通信をデモしています。 Example Arria 10
Readme Arria 10
Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Arria V
Readme Arria V
Example Cyclone V
Readme Cyclone V
Quad SPI HWLIB クワッド SPI API を使用して、一般的なブロック I/O 関数でクワッド SPI のリード/ライトを実行し、間接モードと DMA モードを使用してデータ・トランザクションを実行する方法を示しています。この例では、MMU やキャッシュの設定など、追加の API 機能も示しています。 Example Arria V
Readme Arria V
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Cyclone V
Readme Cyclone V
SD/MMC HWLIB SD/MMC カードの初期化、ブロック I/O 関数を用いたリード/ライトを行うための SD/MMC API の利用方法を示しています。 Example Arria V
Readme Arria V
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Cyclone V
Readme Cyclone V
Timer HWLIB フリーランニング・タイマー、ワンショット・タイマー、ウォッチドッグ・タイマー、およびグローバル・タイマー測定のための Timer API の使用方法を示しています。 Example Arria 10
Readme Arria 10
Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Arria V
Readme Arria V
Example Cyclone V
Readme Cyclone V
Unhosted HWLIB セミホスティングの代わりに UART を使って printf 出力を行う方法を示しています。また、SD カードからベアメタルプログラムを起動する方法も示しています。 Example Arria V
Readme Arria V
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Cyclone V
Readme Cyclone V
SPI HWLIB SPI API を使用して FPGA ファブリッ クを介して接続された 2 つの SPI モジュール間で通信する方法を示しています。 Example Arria 10
Readme Arria 10
Arria® 10 SoC 開発キット
Arria® V SoC 開発キット
Cyclone® V SoC 開発キット
Example Arria V
Readme Arria V
Example Cyclone V
Readme Cyclone V
HPS Peripheral Mapping to FPGA このデザイン例では、ハード・プロセッサー・システム(HPS)の EMAC および I2C ペリフェラルを FPGA ファブリックに配線し、FPGA I/O に接続する方法を示しています。 Example
Readme
Cyclone® V SoC 開発キット
Power Optimization HWLIB 消費電力を節約するために、呼び出し元のプロセッサー・コアをクロック・ゲーティング・モードにする WFI または WFE コールの使用を示しています。 Example
Readme
Cyclone® V SoC 開発キット
Shared Memory Partition  このデザイン例では、ハード・プロセッサー・システム(HPS)SDRAM コントローラーのメモリー保護ルールの構成とテスト方法を説明します。 Example
Readme
Cyclone® V SoC 開発キット
Terasic Atlas SoC キット

 

 ● インテル® の Design Store ページは、条件を設定して Design Examples を探せる新しいページです。

 SoC FPGA 開発キット向けの各種デザインが公開されているリンク

  ・ Arria® 10 SoC 開発キット向けデザイン

  ・ Arria® V SoC 開発キット向けデザイン

  ・ Cyclone® V SoC 開発キット向けデザイン

  ・ Terasic Atlas SoC キット(DE0-Nano-SoC)向けデザイン

 

 ● Embedded Software Developer Center は、以下に挙げる特定の開発ロール向けにカスタマイズされた
   各種資料やデザイン例が公開されているページです。
   例えば、上記デバイス別のページからはなかなかたどり着けない HPS SoC Boot Guide などの資料のリンクも見つけられます。
 


 特定の開発ロール向けにカスタマイズされた各種資料やデザイン例が公開されているページ

  ・ Linux Developer

  ・ SoC Bare-Metal Developer

  ・ SoC Bootlooder

  ・ Third Party Operatong System for SoC FPGA

インテル® の SoC FPGA 関連ドキュメント


 Intel® FPGAs and Programmable Devices / Documentation / Documentation Index(日本語ページ)ページは、
 FPGA と SoC 製品に関する資料を探すための入り口です。

 入門資料

  ・ SoC FPGA とは? アーキテクチャー・ブリーフ(英語)

  ・ SoC FPGA 製品カタログ(日本語)

  ・ Design Considerations for SoC FPGAs Checklist(英語)


 アプリケーション・ノート


 ユーザーガイド


 ホワイトペーパー


 無料の SoC FPGA オンライン・トレーニング・コース

  ・ ARM ベース SoC 向けハードウェア・デザインフロー(日本語/53 分)

  ・ SoC ハードウエア概要 パート 1(日本語/68 分)

  ・ SoC ハードウェア概要 パート 2(日本語/44 分)

RocketBoard.org コミュニティー・ポータルサイト

RocketBoards.org コミュニティー・ポータルサイト では、SoC FPGA 向けの Linux® に関する各種情報を提供しています。


例えば、マクニカ Mpression の Sodia ボードのページ では日本語リソースが公開されており、また各種のドキュメント、リファレンス・デザイン、デモなどが公開されています。

Youtube で公開しているビデオ

Youtube では、マクニカ アルティマ カンパニーが作成した、以下のような SoC FPGA 向けの各種動画が公開されています。

5. SoC EDS に付属されているサンプル

SoC EDS には、SoC FPGA 開発キット向けのゴールデン・ハードウェア・リファレンス・デザイン(GHRD)、U-Boot、Linux、およびベアメタル・リファレンス・サンプルが付属しており、これらを使用した素早い開発が可能となっています。

SoC EDS v18.0 の examples/software フォルダには、以下のような Linux および ベアメタルサンプルがあります。

【表5-1】 SoC EDS バージョン 18.0 に含まれるソフトウェア・サンプル

名  称

概  要

備  考

Altera-SoCFPGA-Blinking-LED-Linux-GNU Linux 向け: LED 点滅サンプル Linaro Linux GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-16550-CV-ARMCC ベアメタル向け: Cyclone® V SoC + 16550 UART API 使用例 Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-16550-CV-GNU ベアメタル向け: Cyclone® V SoC + 16550 UART API 使用例 GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-ECCL2-CV-ARMCC ベアメタル向け: Cyclone® V SoC L2キャッシュでのECC API使用例 Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-ECCL2-CV-GNU ベアメタル向け: Cyclone® V SoC L2キャッシュでのECC API使用例 GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-FPGA-CV-ARMCC ベアメタル向け: Cyclone® V SoC FPGA Manager API使用例 Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-FPGA-CV-GNU ベアメタル向け: Cyclone® V SoC FPGA Manager API使用例 GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-SPI-CV-ARMCC ベアメタル向け: Cyclone® V SoC SPI API を使用した EEPROM のリード/ライト・サンプル Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-SPI-CV-GNU ベアメタル向け: Cyclone® V SoC SPI API を使用した EEPROM のリード/ライト・サンプル GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-Timer-A10-ARMCC ベアメタル向け: Arria® 10 SoC Timer API 使用例 Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-Timer-A10-GNU ベアメタル向け: Arria® 10 SoC Timer API 使用例 GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-Timer-AV-ARMCC ベアメタル向け: Arria® V SoC Timer API 使用例 Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-Timer-AV-GNU ベアメタル向け: Arria® V SoC Timer API 使用例 GCC コンパイラー用
Altera-SoCFPGA-HardwareLib-Timer-CV-ARMCC ベアメタル向け: Cyclone® V SoC Timer API 使用例 Arm® コンパイラー用
Altera-SoCFPGA-HardwareLib-Timer-CV-GNU ベアメタル向け: Cyclone® V SoC Timer API 使用例 GCC コンパイラー用
Altera-SoCFPGA-HelloWorld-Baremetal-ARMCC ベアメタル向け: Hello World サンプル Arm® コンパイラー用
Altera-SoCFPGA-HelloWorld-Baremetal-GNU ベアメタル向け: Hello World サンプル GCC コンパイラー用
Altera-SoCFPGA-HelloWorld-Linux-GNU Linux 向け: Hello World サンプル Linaro Linux GCC コンパイラー用
Altera-SoCFPGA-Push-Button-Linux-GNU Linux 向け: Push-Button サンプル Linaro Linux GCC コンパイラー用

【注記】Minimal Preloader(MPL)のベアメタルサンプル Altera-SoCFPGA-HardwareLib-MPL は、SoC EDS Standard Edition バージョン 18.0 には含まれていません。MPL を使用する場合は、Standard Edition バージョン 17.1 に付属のサンプルを使用する必要があります。詳細は、SoC EDS の Release Notes のページ を参照ください。

6. SoC FPGA のパートナーリンク

SoC FPGA デバイスは、オープンソースの Linux に加え、多数の商用オペレーティング・システムが利用できます。以下に商用オペレーティング・システムのパートナーリンクを紹介します。

【表6-1】 日本のオペレーティング・システム (OS) パートナー

会社名

オペレーティング・システム(OS)

概  要

評価環境

AIC Toppers-Pro - -
eForce μC3/Standard Cyclone® V SoC に最適な RTOS と TCP/IP を提供しています。DS-5R(GCC)に対応した無償評価版も WEB からご利用いただけます。 あり
Enea OSE - -
eSOL eT-Kernel マルチコア対応 RTOS、開発ツール、各種ミドルウェアー、ドライバーなどが統合済み。30日間無償で Cyclone® V SoC や RTOS の性能、品質の評価が可能です。 あり
Express Logic
日本代理店:(株) グレープシステム
ThreadX 「ThreadX」は、Express Logic 社が開発したリアルタイム OS(RTOS)です。フットプリントが小さく、リアルタイム・レスポンスを要求する組み込みシステムに最適な RTOS です。 あり
Fujisoft Android 組込み製品でスマートな操作が可能な GUI を実現。SoC FPGA で快適に動作するAndroid プラットフォームをご提供します。 あり
Fujitsu Computer Technologies 組込みLinux導入/開発支援サービス
μT-Kernel導入/開発支援サービス
富士通グループ内での培ってきた高い技術力をベースに、様々な装置の組込みシステム開発を支援します。 -
Green Hills Software
日本代理店:(株)アドバンスド・データ・コントロールズ
INTEGRITY RTOS - -
株式会社 日立超LSIシステムズ T-Kernel 2.0
  • T-Kernel 2.0 を Cyclone® V SoC に移植し提供致します。
  • μITRON の後継 OS で、移植性・親和性が高く、ソフトウェア資産の活用が可能です。オープンソースのライセンスで公開され、ライセンスフリーで製品利用が可能、ソースコードの公開義務はありません。
-
JSLテクノロジー OS レス(ベアメタル環境) JSL-Ware は Cyclone® V SoC 向けの各種ペリフェラル・ドライバーのソフトウェア・パッケージです。ファイルシステムやブート処理も含まれており、日本語マニュアルも準備しておりますので直ぐに使用可能です。 OS Wrapper API の仕組みにより、Non-OSの環境ならびに各種 OS への実装も簡単にできます。無償評価版もご用意しております。また、eForce 社が提供する uITRON ベースのリアルタイム OS(uC3)とのバンドル版もご用意しております。 あり
Micrium
日本代理店:(有)テクノ・ロジック
uC/OS-II,uC/OS-III - -
QNX QNX Neutrino RTOS QNX Neutrino リアルタイム OS は、マイクロカーネル設計により、組込みシステムに非常に高い信頼性を提供します。 あり
Toppersプロジェクト Toppers Kernel - -
Wind River VxWorks リアルタイム性能に優れた RTOS を提供いたします。 あり
Wind River Wind River Linux - -

【表6-2】 SoC FPGA のオペレーティング・システム(OS)のサポート

オペレーティング・システム(OS)

会社名

オペレーティング・システム(OS)

会社名

Abassi Code Time Technologies Android Fujisoft
AUTOSAR MCAL (問い合わせはインテルまで) インテル Bare-Metal/Hardware Libraries (in SoC EDS) インテル
Carrier Grade Edition 7 (CGE7) MontaVista DEOS DDC-I
eCosPro eCosCentric eT-Kernel eSOL
FreeRTOS FreeRTOS.org INTEGRITY RTOS Green Hills Software
Nucleus Mentor Graphics OSE Enea
QNX Neutrino RTOS QNX RTEMS on github RTEMS
ThreadX Express Logic μC/OS-IIμC/OS-III Micrium
μC3(日本語) eForce VxWorks Wind River
Wind River Linux Wind River Windows Embedded Compact 7 Witekio

【表6-3】デバッガー

会社名

デバッガー

会社名

デバッガー

Arm® DSTREAM Lauterbach TRACE32
DTS インサイト adviceLUNA II 京都マイクロコンピュータ PARTNER-Jet2
コンピューテックス PALMiCE3 IAR システムズ IAR Embedded Workbench



おすすめ記事/資料はこちら

SoC FPGA 関連の記事や資料
インテル® FPGA の開発フロー/FPGA トップページ

おすすめ FAQ はこちら

SoC FPGA 関連の FAQ
インテル® FPGA 関連の FAQ

おすすめセミナー/ワークショップはこちら

SoC スタートアップ・トライアル <無料>