条件を指定して絞り込む

現在1095件がヒットしています。check

記事カテゴリ
製品カテゴリ
メーカー

A

B

C

D

E

F

G

H

I

J

K

L

M

N

O

P

Q

R

S

T

U

V

W

X

Y

Z

こんにちは。

マクニカでインテル® FPGA 製品の技術サポートをしている インテル・F・ハナコ です。

 

みなさんは、インテルの FPGA を実機デバッグするときに、オシロやロジアナ以外のデバッグ方法があるのを知っていますか?

それは Signal Tap(シグナル・タップ)です!!

SignalTap® II は Quartus Prime 17.1 から Signal Tap へ名称変更されました。

Article header library 119185 pic01  2
Signal Tap ロジック・アナライザの構成およびブロック図

正式名は Signal Tap ロジック・アナライザ。
簡単に説明すると、FPGA にインプリメントしたユーザー回路の内部信号をモニタリングする Quartus® Prime のロジアナ機能です。
その特徴は

  • FPGA 内部のロジック・エレメント(LE)とメモリの空き領域に、Signal Tap の IP をインプリメント
  • Quartus® Prime の画面で観測データを表示
  • 基板と Quartus® Prime の通信手段は、インテル® FPGA ダウンロード・ケーブル II などのプログラミングに使用するダウンロード・ケーブルを使用
  • 観測信号のモニタピンは FPGA の JTAG ピンを使用
  • デバッグ用にユーザー I/O ピンを確保する必要なし!
  • ロジアナやオシロなどの外部機器も不要!
  • 無償で使える!

準備しよう

FPGA で Signal Tap ロジック・アナライザを実行するには、これらが必要です。

  • 対象デバイスの搭載されたボード
Article header library 119185 pic03  2

対象デバイス
Stratix® シリーズ
Arria® シリーズ
Cyclone® シリーズ
MAX® 10

※ 内蔵メモリを持たない CPLD デバイス(MAX® V など)は Signal Tap を使用できません。
※ 通信用に FPGA の JTAG ポートがボード上に構成されていないと使用できません。

 

  • 開発ソフトウェア
Article header library 119185 pic04  1

Quartus® Prime Lite Edition
Quartus® Standard Edition
Quartus® Pro Edition
上記いずれかのエディション


※ Quartus® Prime Lite Edition 16.0 以前のバージョン環境を使用する場合は、TalkBack 機能を有効にする必要があります。詳しくは、ページ末をご覧ください。

 

  • ダウンロード・ケーブル
Article header library 119185 pic05  1

インテル® FPGA ダウンロード・ケーブル II(旧 USB-Blaster™ II)
インテル® FPGA ダウンロード・ケーブル(旧 USB-Blaster™)
インテル® FPGA イーサネット・ ケーブル II(旧 EthernetBlaster™ II)
インテル® FPGA イーサネット・ ケーブル(旧 EthernetBlaster™)
上記のいずれか


※ ダウンロード・ケーブルがオンボード(内蔵)タイプの評価ボードを使用する場合は、これらは不要です。

どんな作業をするのか

作業はたったの 4ステップ!

Article header library 119185 pic02  1

Signal Tap を実施するユーザーデザインは、事前に論理合成あるいは配置配線が完了している必要があります。

実際にやってみよう

1. Signal Tap IP の作成

STP ファイルを新規に作成します。このシートに条件を設定していくと、IP が作れちゃうんです。

Article header img1  2

 

  • サンプリング・クロックを指定

Signal Configuration ウィンドウにおいて Signal Tap が動作するためのクロックをユーザー回路から選びます。

Signal Tap は立ち上がりエッジでモニタ信号をサンプリングします。

通常のロジアナと同様、モニタ信号の観測精度はサンプリング・クロックの周波数に依存します。

FPGA 外部からクロックを別途供給することも可能です。

Article header img 07  4
インクリメンタル・コンパイル Node Finder の Filter で選択するタイプ
使用している Signal Tap: post-fitting
使用していない Signal Tap: pre-synthesis

 

Node Finder の使い方は、下記ドキュメントを参考にしてください。( “Node Finder” をキーワードに検索してください。)
Quartus® Prime - 制約の方法(Assignment Editor)

 

 

  • モニタ信号を選択

NodeFinder を使って観測する信号を選択します。選択した信号はトリガ条件にも使用できます。ただしサンプリング・クロックに指定した信号はモニタできません。

Article header img4  3

ハナコのちょこっとポイント♪
観測する内部信号を STP ファイルに登録するときに、Node Finder を使わない方法があるんです。

それは Technology Map Viewer の活用!

視覚的に信号を選択してヒョイッと簡単に登録できますよ。私がオススメの方法です。

詳しくは、こちらの記事をご覧ください。


Signal Tap でキャプチャしたい内部信号を簡単に STP ファイルに登録する方法 

 

 

  • トリガ・コンディションを設定

トリガ条件に用いたい信号に対して、コンディションを選択します。

Article header img 13  2

2. ユーザーのデザインに Signal Tap をインプリメント

STP ファイル上の File メニュー > Save As で STP ファイルに名前を付け保存します。
「Do you want to enable Signal Tap File “ファイル名.stp” for the current project?」とメッセージが表示されるので、Yes を選択するとプロジェクトに登録されます。(下図は確認方法)

Article header img 14  4

これで Signal Tap のインプリ完了!!コードによる接続作業は一切ありません。
その後、STP ファイル上のアイコンをクリックして Signal Tap IP を含んだユーザー・デザインのコンパイルを実行します。

Article header img 15  4

3. コンフィギュレーション・データを FPGA へダウンロード

STP ファイル内(右上)の JTAG Chain Configuration ウィンドウでダウンロード・ケーブルを選択、および転送する sof ファイルを確認します。その後、Program Device ボタンをクリックしてダウンロード開始!

Article header img 16  2

4. サンプリング・データの取得および観測

Run Analysis ボタンをクリックすると、トリガのイベントにヒットした最新のサンプリング・データが STP ファイルに表示されます。

Article header img 17  3

トリガ・コンディションの High や Low を変更するだけなら、再コンパイルの必要はありません。

値を変更後に即座に Run Analysis ボタンをポチッ♪とするだけです。
ね、簡単でしょ♪
FPGA の内部信号をちょこっと観測したいだけだったら、ロジアナなどの大型機材を引っ張りださずに Signal Tap で手軽にデバッグができます。

ハナコのちょこっとポイント♪
Signal Tap IP をインプリメント後の再コンパイルは、コンパイル時間の拡大とレイアウトへの影響がデメリットとして考えられますが、Quartus® Prime のインクリメンタル・コンパイル機能を併用することによりユーザーはこのストレスを軽減することができます。(Lite Edition はインクリメンタル・コンパイルをサポートしていないため併用できません。)
また デバッグ中に、Signal Tap インスタンスの追加/削除、サンプリングする信号やトリガ条件に用いる信号の追加/削除、サンプリング・クロックの変更などの Signal Tap IP の回路構成に影響のある変更をした場合は、再びコンパイルが必要です。

詳しくは、下記ドキュメントをご覧ください。
Design Debugging with the Signal Tap Logic Analyzer (Quartus Prime Standard Edition)
Design Debugging with the Signal Tap Logic Analyzer (Quartus Prime Pro Edition)

 

最後に

今回は Signal Tap ロジック・アナライザをご紹介しました。

Signal Tap ロジック・アナライザ機能をいち早く試したいそこのアナタ!
以下のチュートリアル、サンプル・デザイン、対応した評価キットおよび開発キットを用いて、Signal Tap IP の作成から実機デバッグ実行までの作業フローを簡易的に体験してみましょう。是非ご活用ください。

 

◆ チュートリアル : ドキュメント

quartus_signaltap_tutorial_v1710_r1__1.pdf

 

◆ チュートリアル : Cyclone® 10 LP FPGA 評価キット用サンプル・デザイン

st_demo_C10LP__1.zip

 

◆ チュートリアル : MAX® 10 FPGA 評価キット用サンプル・デザイン

st_demo_M10__1.zip

 

◆ チュートリアル : デザインのみのプロジェクト

st_demo_FPGA__1.zip

 

Article header cb line top  4

Quartus® Prime Lite Edition 16.0 以前のバージョンで SignalTap® II (現 Signal Tap) を使えるようにするには、"おまじない" が必要です。

そのおまじないとは TalkBack 機能を有効にする」 こと!

 

以下の手順に従い、TalkBack 機能を有効にしてください。

  1. Tools メニュー ⇒ Options を選択
  2. Options ウィンドウ内の Category から Internet Connectivity を選択
  3. Internet Connectivity ダイアログ・ウィンドウで、TalkBack Options ボタンをクリック
  4. TalkBack Options ウィンドウで、Enable sending TalkBack data to Altera オプションに ✔ (On)

たったこれだけ!

 

[関連 FAQ] TalkBack 機能とは何ですか?

Article header cb line btm  10

おすすめ記事/資料はこちら

Quartus® はじめてガイド - Signal Tap ロジック・アナライザの使い方
Signal Tap(旧 SignalTap® II)に関する FAQ 一覧


商品の購入はこちら

インテル® FPGA ダウンロード・ケーブル II(旧 USB-Blaster™ II)
インテル® FPGA ダウンロード・ケーブル (旧 USB-Blaster™)
インテル® FPGA イーサネット・ ケーブル II(旧 EthernetBlaster™ II)

メーカーサイト/その他関連リンク