条件を指定して絞り込む
現在1994件がヒットしています。check
目次
この記事ではMicrochip社(旧Microsemi社、旧Actel社) FPGAを検討、使用するユーザー向けに、よく参照するメーカードキュメント、
弊社資料、FAQ情報をまとめています。
1. Microchip社 FPGAについて
2. デバイスファミリ
3. 開発キット
4. Microchip社 FPGAドキュメントの場所
5. マクニカ 開発ソフトウェア、ライセンス関係資料
6. はじめてPolarFireを使用される場合の参考資料
7. はじめてLibero SoCを使用される場合の参考資料
8. IP
9. Mi-V(マイ-ファイブ) RISC-V プロセッサー
10. MIPI
11. CoaXPress
12. エッジAIソリューション
13. その他(Microchip Universityについて, PCN情報の入手)
14. マクニカ FPGA FAQ一覧
お問い合わせ
新しい資料が出たり、リンクが変わることで下記記載の情報は古くなる場合がございます。最新版のメーカー資料を優先してご参照ください。
・左側の項目一覧や上部のリンクから所望の項目へ飛んでください。もしくはCtrl + F にてページ内単語検索をお願いいたします。(電源、I/O Editor, CCCなど)
・ページ右側、Accessibilityの下に表示される丸い紫の上矢印ボタンを押すとページトップへ戻ります
1. Microchip社 FPGAについて
| 資料 | URL | 備考 | 区分 | |
| Microchip University |
Hello FPGA |
URL | ※ myMicrochipへのアカウント登録をお願いいたします。 | Microchip社 |
| Microchip社 不揮発性FPGAの特長 | 不揮発性 FPGAの特長的な3つのメリット | URL | MACNICAサイト : 記事 | |
| 低消費電力編 【第1回】 なぜ低消費電力か？ | URL | MACNICAサイト : 記事 | ||
| 低消費電力編 【第2回】 消費電力/温度測定してみた！ | URL | MACNICAサイト : 記事/動画/資料 | ||
| ソフトエラー(SEU)耐性編 【第1回】 なぜソフトエラーに強いのか？ | URL | MACNICAサイト : 記事 | ||
| ソフトエラー(SEU)耐性編 【第2回】 FlashROMとFlashベースFPGAの違い | URL | MACNICAサイト : 記事 | ||
| 省スペース編 | URL | MACNICAサイト : 記事 | ||
2. デバイスファミリ
| 項目 | 資料 | URL | 備考 | 区分 |
| 製品カタログ | FPGA および SoC 製品ファミリ | URL | Microchip社 | |
| デバイスファミリ紹介 | PolarFire | URL | MACNICAサイト : 記事 | |
| PolarFire SoC | URL | MACNICAサイト : 記事 | ||
| IGLOO2 | URL | MACNICAサイト : 記事 | ||
| SmartFusion2 | URL | MACNICAサイト : 記事 | ||
| IGLOO | URL | MACNICAサイト : 記事 | ||
| ProASIC3 | URL | MACNICAサイト : 記事 | ||
| デバイス選定 Altera(旧Intel), AMD(旧Xilinx), Lattice, Efinix, Gowinに相当するMicrochip社FPGA確認 | FPGA Selector Guide | URL | ページを下にスクロールし、Find the Best PolarFire FPGA or SoC for You欄のDownload FPGA SelectorをクリックするとMCHP_FPGA_Cross_Reference.xlsmをダウンロードできます。 | Microchip社 |
3. 開発キット
4. Microchip社 FPGAドキュメントの場所
注意 :
Microsemi社の頃の資料とMicrochip社の資料が混在しています。Google検索では同じ資料でも古いものが上に出ることがあります。最新版を探される際はGoogle検索ではなくMicrochip社HPからアクセスすることをおすすめします。
ドキュメントは、デバイスのHPを開き下の方にスクロールしDocumentationと書かれた部分にあります。
| 項目 | 資料 | URL | 備考 | 区分 |
| ドキュメントの場所 | Microchip社 HP | URL | Microchip社 | |
| Microchip社 日本語資料 | URL | Microchip社 | ||
| カタログ(pdf) | URL | Microchip社 | ||
| PolarFire Mid-Range FPGAs | URL | Microchip社 | ||
| PolarFire SoC FPGAs | URL | Microchip社 | ||
| IGLOO 2 FPGAs | URL | Microchip社 | ||
| SmartFusion 2 FPGAs | URL | Microchip社 | ||
| IGLOO FPGAs | URL | Microchip社 | ||
| SmartFusion FPGAs | URL | Microchip社 | ||
| ProASIC3 FPGAs | URL | Microchip社 | ||
| ナレッジベース | URL | Microchip社 | ||
| フォーラム | URL | Microchip社 | ||
| 旧Microsemi社 HP | URL | Microchip社 | ||
| ポータル | Microchip 社 不揮発性 FPGA関連のポータル | URL | MACNICAサイト : 記事 | |
| Libero SoC導入編 | Microchip 「Libero SoC導入編」を動画で公開！ | URL | MACNICAサイト : 記事 / 動画 / 資料 |
5. マクニカ 開発ソフトウェア、ライセンス関係資料
| 項目 | 資料 | URL | 備考 | 区分 |
| 開発ソフトウェア | Microchip社 開発ツールの種類とサポート・デバイス対応 | URL | Libero SoC、Libero IDE、サポートデバイス、ツールダウンロード | MACNICAサイト : 記事 |
| Microchip社 Libero SoC - サポートOS対応 | URL | MACNICAサイト : 記事 | ||
| ライセンス | Microchip社 開発ツールのライセンス | URL | ライセンス一覧(Evaluation、Silver、Gold、Platinum、Standalone、Archival)、ライセンス形態(Node Locked DiskID、Node Locked MAC ID、Floating MAC ID、Floating HOST ID) | MACNICAサイト : 記事 |
| Libero SoC 関連情報 | Libero SoC 関連情報 | URL | MACNICAサイト : 記事/資料 | |
| 各種設定方法 | Pin_assign_v2.0.pdf | URL | I/O Editorによるピン配置の指定方法 | MACNICAサイト : 資料 |
| IO_bank_setting_v2.0.pdf | URL | デバイスの各Bank におけるI/O Standard を設定する方法 | MACNICAサイト : 資料 | |
| IO_Register_v2.0.pdf | URL | I/O Registerの制約を設定する方法 | MACNICAサイト : 資料 | |
|
FloorPlanning_v1.0.pdf サンプルデザイン(v12.3以降に対応)：floorPlan_v12.3.zip |
Floor Planningの制約を設定する方法 | MACNICAサイト : 資料 | ||
| 各種機能の使用方法 | Archive_project_v2.0.pdf | URL | 開発データ一式をファイルに圧縮する方法 | MACNICAサイト : 資料 |
| SSN_Analyzer_v2.0.pdf | URL | SSN Analyzerの使用方法。同時スイッチングノイズの確率をデザインから自動算出する機能です | MACNICAサイト : 資料 | |
| 環境設定 | proxy_v2.0.pdf | URL | Libero SoC のproxy設定。IPカタログやLibero SoCのUpdateなどを自動でWebから取得する際に必要な設定 | MACNICAサイト : 資料 |
| Tool_profiles_v2.0.pdf | URL | Tool profiles 設定。SynplifyやModelsim等の異なるVersionを使用する場合の設定方法 | MACNICAサイト : 資料 | |
| IP 関連 | Microchip社 IP 関連情報 | URL | MACNICAサイト : 記事/資料 | |
| IP概要_v2.0.pdf | URL | IP の概要。IP の管理方法からダウンロード、環境設定などIP を使用するための概念を理解できます。 | MACNICAサイト : 資料 | |
| IP_Component_version変更_v2.0.pdf | URL | IP Component の バージョンを変更する方法 | MACNICAサイト : 資料 | |
| IP_ComponentのImport_v2.0.pdf | URL | 既存のプロジェクトからIP Componentをコピーする方法 | MACNICAサイト : 資料 |
6. はじめてPolarFireを使用される場合の参考資料
| 項目 | 資料 | URL | 備考 | 区分 |
| 型番(Ordering Information) | PolarFire FPGA Product Overview | URL | デバイスファミリのページを下へスクロールし、DocumentationにてOverviewsタブを開くとPolarFire FPGA Product Overviewを入手できます。Product Selector Guideタブにも記載されています。 | Microchip社 |
| 事前の消費電力見積もり | Microchip社 消費電力関連情報 | URL | Excelの消費電力算出ツール MPE (Microchip Power Estimator)を使用します。 日本語資料：MPE_v2021_r1.0.pdf をご参考ください。 |
MACNICAサイト : 記事 / 資料 |
| 基板設計に関する基本情報 | PolarFire FPGA Board Design User Guide | URL | ページ下部へスクロールしUser Guidesタブを開くとPolarFire FPGA Board Design User Guideがあります。電源について、JTAG HeaderやSPI Flashとの接続、Board Design Checklist等の情報が記載されています。 |
Microchip社 |
| デバイスごとのバンク | PolarFire FPGA and PolarFire SoC FPGA User I/O User Guide | URL | ページ下部へスクロールしUser Guideタブを開きます。PolarFire FPGA and PolarFire SoC FPGA User I/O User Guide資料の3. I/O BanksにHSIO BankやGPIO Bankが記載されています。 | Microchip社 |
| PLLの数 | PolarFire FPGA Product Overview | URL | ページ下部へスクロールしOverviewsタブを開きます。PolarFire FPGA Product Overview資料の3. Product Family Tableに記載されています。 | Microchip社 |
| ピンリスト | Package Pin Assignment Table | URL | ページ下部へスクロールしData Sheetsタブを開きます。Packaging/PPATSの項目内にあるMPFxxxxxx Package Pin Assignment Tableファイルを入手します。 | Microchip社 |
| 基板上の未使用ピン処理について | Package Pin Assignment Table | URL | ページ下部へスクロールしData Sheetsタブを開きます。Packaging/PPATSの項目内にあるMPFxxxxxx Package Pin Assignment Tableファイルを入手します。ピン一覧の右側にUnused Condition列があります。 | Microchip社 |
| 電源投入シーケンスについて | PolarFire FPGA Board Design User Guide | URL | ページ下部へスクロールしUser Guidesタブを開きます。PolarFire FPGA Board Design User Guide資料内1.2 I/O Glitchに記載があります。 | Microchip社 |
7. はじめてLibero SoCを使用される場合の参考資料
| 項目 | 資料 | URL | 備考 | 区分 |
| Libero SoC サポートOS | Libero SoC Design Suite v<バージョン> Release Notes | URL | Libero SoCページをスクロールし、Download Software内からRelease Notesを入手できます。 System Requirements > Supported Operating Systems の項目をご参考ください。 |
Microchip社 |
| Libero SoC 必要PCメモリ要件 | Libero SoC Design Suite v<バージョン> Release Notes | URL | Libero SoCページをスクロールし、Download Software内からRelease Notesを入手できます。 System Requirements > System Memory Recommendations の項目をご参考ください。 |
Microchip社 |
| Libero SoCの入手 | Libero SoC Design Suite Versions <バージョン> to 12.0 | URL | ログイン不要でダウンロード可能 | Microchip社 |
| Libero SoCのインストール、ライセンス | Installing and Licensing Libero SoC | URL | Microchip社 | |
| ライセンスの入手、設定 | Microchip社 開発ツールのライセンス | URL | Microchip Accountの登録が必要です。無償版としてSilverライセンスがあります。 | MACNICAサイト : 記事 / 資料 |
| Libero SoCのGetting Started | Getting Started Using Libero SoC Design Suite | URL | PolarFire FPGAのチュートリアルです。PolarFire Splash Kit (MPF300-SPLASH-KIT-ES)が例となっています。 | Microchip社 |
| Libero SoC導入編 | Microchip 「Libero SoC導入編」を動画で公開！ | URL | Libero SoCの入手からプロジェクト作成、デザイン入力、I/O Attributes制約、シミュレーション、タイミング制約、論理合成、配置配線、タイミング解析、消費電力解析、書き込み(プログラミング)、デバッグ(Identify,SmartDebug)までの一通りの操作をご確認いただけます。 | MACNICAサイト : 記事 / 動画 / 資料 |
| Libero SoC Design Flow | Libero SoC Design Flow User Guide Libero SoC v<バージョン> | URL | ページを下の方へスクロールし、Documentationの項目にてUser Guidesタブを開くとバージョンごとにドキュメントがあります。 Libero SoC Design Suite v<バージョン> Design Flow User Guide for All FPGA Familiesよりドキュメントを入手できます。 ライセンスやプロジェクト作成、Archive ProjectなどLibero SoCのGUI関係について説明が載っています。 |
Microchip社 |
| プロジェクト新規作成時 | Microchip FPGA: I/O Editor のピン配置に関して。I/O Editorで"DDRIO"に割り当てられている端子にアサインできません。 実際は通常のLVCMOS2.5Vで使用したいのですが「LVCMOS18」しかリストされません。 | URL | 新規プロジェクト作成時”Default I/O technology”という設定項目があります。このプルダウン設定についての参考情報です。(後からも変更可能) | MACNICAサイト : FAQ |
| IPのダウンロード | Microsemi社のIP > IP download | URL | Libero SoCのIPはダウンロードする方式です。(そのため、次のLibero SoCリリースを待たず新しいバージョンのIPを使用できたりします。) 初回ダウンロードは時間がかかるので、お時間のある際に早めにダウンロード頂くことをおすすめします。 ※ IPダウンロードにはLibero SoCプロジェクト作成が必要です |
MACNICAサイト : 資料 |
| Microchip FPGA: Libero SoC の最新版をインストールしましたが、"Catalog"タブのライブラリーが不足しているようです。 "Reload Catalog"を実行しましたが改善されませんでした。 正しい手順があれば教えてください。 | URL | IPをダウンロードできない場合の参考FAQ | MACNICAサイト : FAQ | |
| Archive Project | Archive Project V2.0 | URL | Libero SoC Projectのアーカイブ方法について(All, Project files only, Source files only) | MACNICAサイト : 資料 |
| デザイン作成(回路図) | Libero SoC Design Flow User Guide Libero SoC v<バージョン> | URL | ページを下の方へスクロールし、Documentationの項目にてUser Guidesタブを開くとバージョンごとにドキュメントがあります。 Libero SoC Design Suite v<バージョン> Design Flow User Guide for All FPGA Families ドキュメントを開き、Creating and Verifying Designs項目内 Designing with HDLの項目をご参考下さい。 |
Microchip社 |
| デザイン作成(回路図) | Libero SoC Design Flow User Guide Libero SoC v<バージョン> | URL | ページを下の方へスクロールし、Documentationの項目にてUser Guidesタブを開くとバージョンごとにドキュメントがあります。 Libero SoC Design Suite v<バージョン> Design Flow User Guide for All FPGA Families ドキュメントを開き、Creating and Verifying Designs項目内 Create New SmartDesign の項目をご参考下さい。 |
Microchip社 |
| テストベンチ作成 | Libero SoC Design Flow User Guide Libero SoC v<バージョン> | URL | ページを下の方へスクロールし、Documentationの項目にてUser Guidesタブを開くとバージョンごとにドキュメントがあります。 Libero SoC Design Suite v<バージョン> Design Flow User Guide for All FPGA Families ドキュメントを開き、Creating and Verifying Designs項目内 Create New SmartDesign の項目をご参考下さい。 |
Microchip社 |
| IP | Microsemi社のIP | URL | IP Catalog内の鍵マークの色の違いなど | MACNICAサイト : 資料 |
| PolarFire Family Clocking Resources | URL | 内蔵オシレーター PolarFire RC Oscillators | Microchip社 | |
| Clock Conditioning Circuitry (CCC) | URL | Libero SoCにてPLLのIPを使用したい場合はClock Conditioning Circuitry (CCC) IPを使用します。 | Microchip社 | |
| IO Bank設定 | IO_bank_setting_v2.0.pdf | URL | デバイスの各Bank におけるI/O Standard を設定する方法 | MACNICAサイト : 資料 |
| ピンアサイン | Pin_assign_v2.0.pdf | URL | I/O Editorによるピン配置の指定方法 | MACNICAサイト : 資料 |
| プログラミング | Microchip社 プログラミング関連情報 | URL | FlashPro Express, FlashPro, ツール入手, FlashPro6/5/4、FlashPro Lite, Silicon Sculptor 4/3についてのご紹介 | MACNICAサイト : 記事 |
| デバッグ | Microchip社 デバッグ手法の概要 | URL | SmartDebug の使用方法、SmartDebug Standalone：SmartDebug Standalone Mode の概要、Identify：Identify (In-circuit Logic Analizer)の使用方法 | MACNICAサイト : 記事/資料 |
8. IP
| 項目 | 資料 | URL | 備考 | 区分 |
| IP | IP Search | URL | IPを検索可能です。 | Microchip社 |
| IP DirectCores | URL | Microsemi DirectCore IP Included in Libero IP Bundles (Available for free) 表にて各ライセンスタイプでサポートしているIP形態(Not Supported, Obfuscated, RTL source)を確認可能です。 | Microchip社 | |
| IP 関連 | Microchip社 IP 関連情報 | URL | MACNICAサイト : 記事/資料 | |
| IP概要_v2.0.pdf | URL | IP の概要。IP の管理方法からダウンロード、環境設定などIP を使用するための概念を理解できます。 | MACNICAサイト : 資料 | |
| IP_Component_version変更_v2.0.pdf | URL | Libero SoCのプロジェクトで使用しているIPのアップデート方法 | MACNICAサイト : 資料 | |
| IP_ComponentのImport_v2.0.pdf | URL | 既存のプロジェクトからIP Componentをコピーする方法 | MACNICAサイト : 資料 |
9. Mi-V(マイ-ファイブ) RISC-V プロセッサー
10. MIPI
| 項目 | 資料 | URL | 備考 | 区分 |
| MIPIのIP | MIPI CSI2 RxDecoder PF | URL | 他、TXやDSI等各種MIPI IPあります。各IPはIP Searchから確認可能です。 | Microchip社 |
| MIPI | PolarFire FPGA Board Design User Guide | URL | 資料はページ下の方の Documantation > User Guidesタブ内にあります。「1.9 MIPI Hardware Design Guidelines」の項目があります。 | Microchip社 |
| MIPI | PolarFire FPGA and PolarFire SoC FPGA User I/O -Consolidated IOD Rules | URL | 資料はページ下の方の Documantation > User Guidesタブ内にあります。クリックするとConsolidated_IOD_RulesというExcelがダウンロードされ、中にMIPIタブがあります。 | Microchip社 |
11. CoaXPress
| 項目 | 資料 | URL | 備考 | 区分 |
| CoaXPress | CoaXPress IP User Guide | URL | Microchip社 | |
| AN5021: PolarFire CoaXPress Video Application Note | URL | Microchip社 | ||
| Microchip社 不揮発性FPGAの特長 低消費電力編 【第2回】 消費電力/温度測定してみた！ | URL | CoaXpress 12.5G 消費電力、デバイス温度実測 | MACNICAサイト : 記事/動画/資料 | |
| CoaXPressのPHY | Microchip社が提供するCoaxPress Solution | URL | CoaXPressのPHY。12.5Gbps対応品あります。 | MACNICAサイト : 記事 |
| 最大 68m@6.25Gbps 転送できるCoaXPressトランシーバ "EQCO62T20" | URL | MACNICAサイト : 記事 |
12. エッジAIソリューション
13. その他(Microchip Universityについて, PCN情報の入手)
14. マクニカ FPGA FAQ一覧
| 項目 | FAQ | URL | タグ |
| FAQ一覧 | マクニカ Microchip社 FPGA FAQ 一覧 | URL | |
| FAQ | 開発ツールのPC要求スペックに関する質問です。IGLOO2を開発する場合のメモリー容量の推奨値を教えてください。 | URL | Libero SoC |
| 「ProASIC3 FPGA」を開発する場合、どの開発ツールを利用するか教えてください。 | URL | Libero SoC | |
| Libero SoCで古いバージョンのIPを使用する方法を教えてください。 | URL | Libero SoC | |
| I/O Editor のピン配置に関して。I/O Editorで"DDRIO"に割り当てられている端子にアサインできません。 実際は通常のLVCMOS2.5Vで使用したいのですが「LVCMOS18」しかリストされません。 | URL | Libero SoC, IGLOO2, PolarFire, SmartFusion2 | |
| Libero SoC のレポート・ファイルについて。「xxx.mindelay_repair_report.rpt」について、何のレポートか教えてください。 | URL | Libero SoC | |
| SmartFusion2/IGLOO2でデバイス規模別のピン・コンパチ品における未使用端子の処理について。 例えば、FG484のPKGはデバイスがM2GL005～M2GL090まではUserI/Oがアッパー・コンパチとなっていると理解しました。 最初にM2GL005をターゲットとしてUserI/Oの209pinの配置を行っていたと仮定し、M2GL010に変更した場合は増えた"24pin分"のUserI/Oをどのように処理すればよいですか？ | URL | Libero SoC, IGLOO2, SmartFusion2 | |
| Libero SoC の最新版をインストールしましたが、"Catalog"タブのライブラリーが不足しているようです。 "Reload Catalog"を実行しましたが改善されませんでした。 正しい手順があれば教えてください。 | URL | Libero SoC | |
| REFCLK の配置制約規則について。Libero SoC のI/O Editor => XCVR ViewタブのGUIを使用した場合、最上段にあるREFCLKを使用すると全てのTXPLL及びLane_Quadにクロックが供給できる。 REFCLKの配置に依存して接続できないlane quadがあります。この制約条件について正確な情報を教えてください。 | URL | Libero SoC, PolarFire, クロック/CCC, トランシーバー | |
| 「ARM Cortex-M1 プロセッサ・ソフトIPコア」を使う場合、実装可能なデバイス・ファミリを教えてください。 | URL | IP, Libero SoC, PolarFire | |
| 「ARM Cortex-M1 プロセッサ・ソフトIPコア」を実装した場合、ModelSim MEでブート・シーケンスのシミュレーションは可能ですか？ | URL | IP, Libero SoC, PolarFire | |
| 他社FPGAメーカーはロジックアナライザーを開発ツールで使用可能ですが、 Microchip社Liberoにロジックアナライザーは付いてますでしょうか？ | URL | Libero SoC | |
| PolarFireをJTAGで書き込む場合、書き込み時間はユーザデザイン（回路規模等)に依存しますでしょうか。 | URL | PolarFire | |
| デバイスのデータ保持期間について。FlashタイプのROMは、データの保持期間が15年程度経過すると遅延の増加やデータが消去されてしまう可能性があるというのが一般的だと思います。 Microchip社のFPGAに関しても当てはまりますか？ | URL | IGLOO2, PolarFire, SmartFusion2 | |
| PolarFireのプログラミング中のIOピン状態について。 プログラミング中のIOピンの状態(H/L/Z)について、IOピンやバンク毎にピン状態を設定することは可能ですか？ それとも、他社FPGAのようにウィーク・プルアップやその他の値で固定となるのでしょうか？ | URL | PolarFire | |
| TXPLL の配置制約規則について。XCVRの各Lane_Quadには1つのTXPLL_SSCと２つのTXPLLがあり、4Laneすべてに配線する場合は、TX_PLL_SSCを使用する必要があります。 また、各Lane_Quadの上側に配置されているTXPLLは上側2laneに配線可能、下側に配置されているTXPLLは下側2Laneに配線可能となっている。 この制約条件について正確な情報を教えてください。 | URL | Libero SoC, PolarFire, クロック/CCC, トランシーバー | |
| I/O Editor の"slew"設定に関して。「SLOW、MEDIUM、MEDIUM FAST、FAST」の違いを教えてください。 | URL | IGLOO2, Libero SoC, SmartFusion2 | |
| SmartFusion2/IGLOO2のCLK専用入力Pinについて。 例えばPinoutsファイル「"M2GL005(S)-FG484_Pin_Assignment_Table.xlsx"」からCLK専用pinを抽出した場合、"****/CCC.NEx.CLKIx" と記載してある端子で認識は正しいですか？ また "****/CCC.NE0.CLKI0"、"****/CCC.NE1.CLKI0"と記載があった場合、NE0とNE1の相違は何を意味していますか？ | URL | IGLOO2, SmartFusion2 | |
| SmartFusion2/IGLOO2で使用する電源系について。Transceiver等の特殊IPを使用しない場合、 コアの1.2VとI/O用電源(VDDIx)以外に必須となる電源系はありますか？ | URL | IGLOO2, SmartFusion2 | |
| FPGA Fabric (LE) 内、FFの初期値。 電源挿入直後のFF(フリップ・フロップ)の初期値は"0"ですか？ 同期/非同期のリセットは接続されていないことを前提としています。 | URL | IGLOO2, PolarFire, SmartFusion2 | |
| 各デバイス・ファミリーのFIT値はいくつですか？ | URL | IGLOO2, PolarFire, SmartFusion2 | |
| XCVRのREFCLKのルーティング制限について。現在、XCVRのREFCLKクロックをFPGA_Fabric側のシステムクロックとして使用出来ればと考えております。 XCVR用REFCLK(PF_XCVR_REF_CLKの出力)をFPGA_Fabric用クロックとして供給しCCCに入力して分周したクロックを出力することは可能ですか？ | URL | Libero SoC, PolarFire, クロック/CCC, トランシーバー |
お問い合わせ
本記事に関してご質問などありましたら、以下より問い合わせください。
Microchip メーカー情報Topへ
Microchipメーカー情報Topページへ戻りたい方は、以下をクリックください。