抵抗

ドライバ側に接続するダンピング抵抗、レシーバ側に接続する終端抵抗の他に、メモリバスに接続するスタブ抵抗があります。以下を参照ください。

もっと簡単に決めるダンピング抵抗の値
終端抵抗について ～その1
終端抵抗について ～その2
豆知識：SSTL～その1

いずれも、反射回避の目的で意図的に用いられます。

キャパシタ

実使用において、50 pF のような大きな負荷容量は存在しないので、必要以上に大きな駆動能力のドライバは必要ないことと、現実に存在する数 pF の負荷容量とドライバの駆動能力との間には関係がないことを、『ドライバの負荷容量』と『分布定数回路における容量負荷』で述べました。反射やノイズ対策のためにキャパシタを接続する例に、まれにお目にかかることがあります。多くの場合に、これらは逆効果となります。分布定数回路にキャパシタを接続することは原則として避けてください。差動伝送のクロストークは、微小容量（1 pF 前後）のキャパシタによる影響が大きく現れることが最近わかりました。差動伝送のクロストークは難易度が高いですが、このコラムでいつか触れたいと思います。

インダクタ

インダクタを分布定数回路に接続することは、多分ほとんどないと思います。微小なインダクタの存在が、波形に及ぼす影響もほとんどないと考えます。ただし、コネクタやビアの等価回路は、キャパシタとインダクタの組み合わせで表すことができます。

コネクタやビアの等価回路

図1 は、コネクタやビアの等価回路の例です。その形から、(a) は π 型、(b) は T 型と呼ばれます（π：ギリシャ文字小文字のパイ）。この等価回路は、『分布定数回路～何が分布しているのか』の 図1 分布定数回路の等価回路の一区間を、(a) は C の位置で、(b) は L の位置で切り出したものであることがわかります。ビアは (a) の π 型を、コネクタは (b) の T 型を用いることが多いようですが、実際にはもう少し複雑な等価回路を用いることもあるし、特にコネクタでは隣接端子との間の結合もモデル化されます。

コネクタやビアが波形に及ぼす影響

コネクタやビアの影響を誇張して見るために、図2 の回路で信号の立ち上がりを極めて速い 10 ps としたときの π 型と T 型の遠端波形を解析して、図3 に示します。ドライバの出力抵抗は 20 Ω、ほぼ 12 mA ドライバに相当します。

図1 の (a)、(b) どちらの等価回路でも、立ち上がりにオーバシュートが現れるのは共通の特徴ですが、ドライバ側の線路と LC 回路との間の反射と、LC 回路の通過、および遠端の線路との反射などが重なって、等価回路の (a) と (b) とでは、凸凹の現れ方が逆になっています。この凸凹が逆になっているのは等価回路から考えると当然ですが、実際にはあまり重要ではありません。また、この解析は影響を誇張したもので、図4 には信号の立ち上がりを、100 ps （これでもかなり速い）としたときの解析結果を示します。通常の用途では、ほとんど影響は無視されると考えます。

LC 回路の遅延時間とインピーダンス

図3 および 図4 において LC の有無による遅延時間の差は、最初の立ち上がりで 10 ps 程度、次のオーバシュートからの立ち下がり部分で 30 ps 程度です。これは、LC の等価回路において、√(LC) の遅延に起因するものです。このときの定数で遅延は 10 ps、オーバシュートからの立ち下がりは LC 部分を 3回通過するので、30 ps となります。同様に、√(L/C) は、この LC 回路のインピーダンスとなります。今回の定数では、インピーダンスは 50 Ω です。コネクタの設計では、なるべく遅延を小さく、インピーダンスは線路の特性インピーダンスに極力合わせるように設計されます。