イベントの特徴

セミナー概要

このクラスでは、インテル® Quartus® Prime を使用した、新規デザインの作成からデバイスのプログラミングまでのインテル® FPGA (旧アルテラ FPGA )や CPLD の設計フローについて学ぶことができます。
新規にプロジェクトを作成後、既存のデザインファイルを編集します。 ModelSim* -Intel® FPGA (旧 ModelSim Altera® Edition )でファンクショナル・シミュレーションを実行してデザインが仕様通りに動作することを確認後、プロジェクトをコンパイルします。コンパイル結果の確認方法や、I/O 配置の設定方法についても学習します。静的タイミング解析ツール、TimeQuest Timing Analyzer を使用した基本的な制約の設定方法やタイミング解析の方法も学びます。演習で使用したプロジェクトは、最後に実際のボードにプログラムして動作を確認します。

 

コースを受講することで身に付くスキル
・インテル® Quartus® Prime のプロジェクトの作成、管理、コンパイル
・ModelSim*-Intel® FPGA の基本的なフロー
・RTL Viewer を使用したデザインの解析
・Pin Planner を使用した I/O ピン配置
・Live I/O Check および I/O Assignment Analysis を使用したピン配置のチェック
・クロックと I/O への Synopsys Design Constraints (SDC) 制約の設定
・TimeQuest Timing Analyzer を使用したタイミング検証
・実機でのプログラミング

受講料

¥45,000-(税別)

  • 事前の銀行振込(振込手数料お客様ご負担)のみ。消費税分を加算した金額をお支払ください。
  • 当日現金支払はお受けできませんので、ご注意ください。

日程・お申し込み

日程 時間 会場 定員 お申し込み
2019/09/26
(木)
  • 9:30-17:30
    (受付 9:15 -)

大阪会場 マクニカ 大阪オフィス

  • 8名
受付終了
2019/10/02
(水)
  • 9:30-17:30
    (受付 9:15 -)

大阪会場 マクニカ 大阪オフィス

  • 10名
受付終了
2019/10/18
(金)
  • 9:30-17:30
    (受付 9:15 -)

新横浜会場 マクニカ 第2ビル

  • 10名
2019/11/07
(木)
  • 9:30-17:30
    (受付 9:15 -)

品川会場 マクニカ 品川オフィス

  • 8名

アジェンダ

時間 内容
9:30-17:30

・インテル® FPGA製品の紹介
・インテル® Quartus® Prime の機能概要
・設計方法
・プロジェクト
・デザイン入力
・EDA シミュレーション
・Settings と Assignment
・コンパイル
・I/O プランニング
・タイミング解析(TimeQuest Timing Analyzer)
・プログラミング

持ち物

お名刺1枚、弊社からの案内メールのコピー

注意事項

以下、必ず確認してください。

・申し込み多数の場合には抽選となることがございます。ご了承ください。
・参加費のお支払いは、事前での銀行振込(振込手数料お客様ご負担)のみとなります。当日現金支払いはお受けできませんので、ご注意ください。
・銀行口座情報・請求書・領収書に関するご案内は、セミナー開催が決定次第、追ってメールにてご連絡いたします。
・受講料は、メールでお送りする 「振込先ご案内」 にしたがって、開催日の 3営業日前 (土曜・日曜・祝日を除く) までに指定口座にお振込みをお願いします。
・お振込みいただいた受講料は理由の如何に関わらず返金いたしかねますので、予めご了承ください。なお、振込み手数料は振込みされるお客様のご負担にてお願い申し上げます。
・お客様ご都合による参加不可となった場合の、代理の方のご参加をご調整ください。(注)代理の方は、お申込み者同社内の方に限ります。
・お申込みキャンセルのお申出については、開催日含む3営業日前までに、申込み完了メール記載のキャンセル窓口までお申出ください。

お問い合わせ

お問い合わせ