デジタル回路の設計ではタイミング制約・解析が必須です。正しく制約や解析が行われずタイミング違反が発生してしまうと、デバイスが正しく（期待通りの）動作をしないという問題を招いてしまうことになります。

タイミング制約で、開発ツールにどのようなタイミング要求（クロック周波数等）の回路であるのかを指示し、タイミング解析で要求を満たせているかを確認します。

このオンラインセミナーでは、Altera® FPGA の開発に必要なタイミング制約の概念、解析用語、基礎的な SDC についてご説明します。

タイミング制約・解析が初めての方でも Quartus® Prime に SDC を設定するまでの最低限のフローを習得していただけます。