条件を指定して絞り込む
現在1887件がヒットしています。check
旧タイトル『DS-5 活用テクニック～レジスタ・ビュー［1/3］基本設定』のアップデート版です。
インテル® SoC FPGA 向けのソフトウェア統合開発環境として標準採用される Arm 純正ツールが Arm® DS-5 for Intel® SoC FPGA Edition (DS-5) から Arm® Development Studio for Intel® SoC FPGA Edition (Arm® DS) へと変更になりました。Arm® DS は DS-5 の後継製品となっており使い勝手は大きくは変わりません。このシリーズ記事の内容も Arm® DS / DS-5 両方に適用できるものが大半ですが、違いがある箇所はその旨明記する形でアップデートしています。
＊＊＊
この記事では、インテル® SoC FPGA 向けのソフトウェア統合開発環境として利用可能な Arm® DS / DS-5 の使い方に関する補足情報を記載します。
インテル® SoC FPGA 向けの Arm® DS / DS-5 は「インテル® SoC FPGA エディション」という製品になります。インテル® SoC FPGA エディションと Arm® 純正エディションの違いは、サポートする接続対象デバイスくらいで、デバッガや付属のツール（コンパイラー/リンカーなど）の使い方自体に違いはありません。そのため、基本的には Arm® 社が公開している Arm® DS / DS-5 のマニュアル類を参照することで、一通りの使い方が理解できるようになっています。
Arm® Development Studio ドキュメント・ページ（Arm® Developer サイト）
DS-5 ドキュメント・ページ（Arm® Developer サイト）
この記事では、全３回に分けて Arm® DS / DS-5 のレジスタ・ビューおよびレジスタの参照方法に関する情報を掲載します。
各回の内容は以下の通りです。
１．基本設定（今回の記事）
Arm® DS / DS-5 のバージョンの違いによるレジスタ・ビューの差分。一時期導入されていた表示項目フィルター機能の表示設定。
２．レジスタ定義の自作
Arm® DS / DS-5 レジスタ・ビューに自作のレジスター定義ファイルを追加する方法。
（例として、DMA-330 や GIC、L2C 等、標準の Arm® DS / DS-5 が表示に対応していないレジスタの定義ファイルを掲載）
３．FPGA 側のレジスタ表示
HPS2FPGA ブリッジ経由で参照可能な FPGA 側のレジスタを表示させる方法。その他。
では、これより１回目の記事の本題に入ります。
SoC EDS のバージョンと Arm® DS / DS-5 の対応
DS-5 は、SoC EDS のバージョン毎に異なるバージョンがバンドルされています。
参考：
* SoC EDS バージョン 14.1 には、 DS-5 Altera Edition バージョン 5.20.0
* SoC EDS バージョン 15.0 には、 DS-5 Altera Edition バージョン 5.20.2
* SoC EDS バージョン 15.1 には、 DS-5 Altera Edition バージョン 5.22.0
：
* SoC EDS バージョン 19.1 Standard Edition / 19.3 Pro Edition (DS-5 バンドルの最終版) は、 DS-5 バージョン 5.29.2
SoC EDS v15.0 以前に付属の DS-5 では、同じホスト PC に異なるバージョンの DS-5 をマルチインストールする事ができませんでしたが、SoC EDS v15.1 付属のバージョン（5.22.0）よりマルチ・インストールへの対応がされました。今後は、複数バージョンの DS-5 をインストールしておくことも可能になったようです。
※SoC EDS バージョン 20.1 以降は、Arm® DS を使用。SoC EDS にはバンドルされず、別途ダウンロードする形態に変更となっています。
レジスタ・ビューの見た目の違い
SoC EDS v15.1 に付属の DS-5 より、レジスタ・ビューの見た目が変わっています。
一見、レジスターの表示項目が大幅に減ってしまったように見えますが、これは表示項目をフィルターする機能が新たに追加されているため、初期状態で表示されるレジスタ項目が絞られていることが理由です。
※注意：表示項目のフィルター機能は一時的に導入されたものの、最終的には DS-5 v15.0 以前のレジスタ・ビューと同様の仕様に戻っています。
尚、Arm® DS も SoC EDS v15.0 以前に付属の DS-5 と同様のレジスタ・ビューになっています。（表示項目のフィルター機能はありません）
以下、各バージョンのレジスタ・ビューの表示イメージを掲載します。
レジスタ・ビューの表示設定（表示項目のフィルター機能があるバージョン限定）
※注意：以下に記載する表示設定は一時的に導入されていた機能となります。Arm® DS や最近のバージョンの DS-5 では必要ありません。
SoC EDS v15.1（DS-5 AE 5.22.0）以降、一時的に導入されていた表示項目のフィルター機能を持ったバージョンのレジスタ・ビューでは、レジスタ・ビュー下部の参照ボタンをクリックすると ”レジスタの追加” ウィンドウが表示されます。
このウィンドウには、以前のバージョンのレジスタ・ビューに表示されていた項目が一通りリストされているので、この中からビューに追加したい項目を選択し、OK ボタンを押すことでレジスタ・ビューに表示項目が追加されます。
”レジスタの追加” ウィンドウは下記のイメージです。
追加したい項目を選択して OK ボタンを押すと、下記のようにレジスター表示項目が追加されます。
表示項目の削除について、後から追加した表示項目を個別に削除する方法が用意されていないようです。こちらで、触ってみた限りでは見つけることができませんでした。
レジスタ・ビュー右上のメニューから ”デフォルトレジスターにリセット” を選択することで初期表示の状態に戻す事はできるようなので、追加する時に余計なレジスタを選択しないように注意する他になさそうです。（間違えたら最初からやり直し）
下記は ”デフォルトレジスタにリセット” のメニュー表示のイメージです。
今回は Arm® DS / DS-5 に予め定義されているレジスタの表示設定について記載しました。
次回は、レジスタの定義を自作する方法について記載したいと思います。
おすすめ記事/資料はこちら
Arm DS 活用テクニック ～ レジスタ・ビュー［1/3］基本設定
Arm DS 活用テクニック ～ レジスタ・ビュー［2/3］レジスタ定義の自作
Arm DS 活用テクニック ～ レジスタ・ビュー［3/3］FPGA 側のレジスタ表示
Arm DS 活用に関する記事一覧
SoC FPGA 関連の記事や資料
インテル® FPGA の SoC FPGA
インテル® FPGA の開発フロー／FPGA トップページ