条件を指定して絞り込む
現在1887件がヒットしています。check
こちらは、お客様からよく相談いただくものをマクニカオリジナルで作成した FPGA リファレンスデザインのページです。
MIPI系リファレンスデザイン（DSI to FPD-Link除く）をダウンロードするには、お客様の情報を入力頂くことで、無料でご利用が可能です。
【入手できるもの】
・リファレンスデザイン プロジェクトファイル一式
・簡易マニュアル資料※
※マニュアル記載の免責事項をご了承の上お使いください。
なお、SERDES/その他リファレンスデザインは、簡易マニュアルは登録なしで、ダウンロード可能です。リファレンスデザインを必要な方は問い合わせよりご連絡ください。
今後、随時 ラインナップを更新していきますので、ぜひご活用ください。
MIPI 系 リファレンスデザイン
MIPI CSI-2とDSIのRx/Txに加え、LCDなどのインターフェース変換で需要の多いLVDS↔MIPI DSIの変換が可能なリファレンスデザインです。各ダウンロードボタンからお申込みいただくと、すぐにデザインが入手可能ですので、工数をかけずにMIPIのインターフェースブリッジをお試しいただけます。
MIPI DSI Transmitter/Receiver
MIPI CSI-2 Transmitter/Receiver
RAW10 to MIPI CSI-2、及びMIPI CSI-2 to RAW10デザインです。720p(pixclk=74.25MHz)のブリッジを想定しています。以下のダウンロードボタンより、お申し込みください。
LVDS to MIPI DSI
Full-HDをOdd/Evenピクセルに分離（pixclk=74.25MHz）、送られてくるLVDS（FPD-Link）x 2ch で受信し、結合してMIPI DSIで送るデザインです。LVDSのフォーマットは、FPD-Linkと同等です。以下のDLボタンより、お申し込みください。
MIPI DSI to LVDS
MIPI DSIで送られてくるFull-HD（pixclk=148.5MHz）デザインをoddピクセルとevenピクセルに分け、74.25 x 7 = 519.75Mbpsの7:1LVDS((Data 4Lane + Clock 1Lane) x 2ch)で送信するデザインです。LVDSのフォーマットは、FPD-Linkと同等です。以下のDLボタンより、お申し込みください。
MIPI DSI to FPD-Link
MIPI DSI to LVDSと同様、MIPI DSIで送られてくるFull-HD（pixclk=148.5MHz）デザインをoddピクセルとevenピクセルに分け、74.25 x 7 = 519.75Mbpsの7:1LVDS((Data 4Lane + Clock 1Lane) x 2ch)で送信するデザインですが、FPD-Link TxのIPを使用しており、そのIPの仕様上Data 8Laneまでの制約があります。
このリファレンスデザインをご希望の方は、お手数ですが下記問い合わせフォームより、「MIPI DSI to FPD-Link」リファレンスデザインご希望の旨をご連絡ください。後日メールにてデザインを送付させていただきます。
SERDES系 リファレンスデザイン
以下に掲載のリファレンスデザインをご希望の方は、お手数ですがページ下部のお問い合わせフォームよりご希望のリファレンスデザインをご連絡ください。後日メールにてデザインを送付させていただきます。
PRBS7 ループバック
本デザインはPRBS Generator/Checkerを使用したCertusPro-NXのSerdesループバックリファレンスデザインです。Serdesブロック内のPMA Controllerに内蔵されたPRBS GeneratorからPRBS7のデータを出力してループバックし、同じく内蔵のPRBS Checkerを用いてビットエラーの検出をおこないます。
本デザインにはPRBS Generator/Checkerを有効にするためのLMMI(Lattice Memory Mapped Interface)認定モジュールが含まれています。
8B10B 4Byte Modeループバック
本デザインはGeneric 8B10Bプロトコルを使用したCertusPro-NXのSerdesループバックリファレンスデザインです。簡易的なデータジェネレーターにて32bitデータを生成し、Generic 8B10B 4Byte Modeで出力してループバックします。
8B10B 1Byte Modeループバック
本デザインはGeneric 8B10Bプロトコルを使用したCertusPro-NXのSerdesループバックリファレンスデザインです。簡易的なデータジェネレーターにて8bitデータを生成し、Generic 8B10B 1Byte Modeで出力してループバックします。
その他 リファレンスデザイン
以下に掲載のリファレンスデザインをご希望の方は、お手数ですがページ下部のお問い合わせフォームよりご希望のリファレンスデザインをご連絡ください。後日メールにてデザインを送付させていただきます。
GDDRX4, GDDRX5ループバック
本デザインはCrossLink-NXのI/O部に搭載された8:1, 10:1用シリアライズ/デシリアライズロジックGDDRX4（8:1）及び、GDDRX5（10:1）を使用したループバックリファレンスデザインです。GDDRX4、GDDRX5の実相サンプルとしてお使いいただけます。
Odd/Evenピクセル分離/分割
Odd/Evenピクセル分離/分割を行う単体のデザインです。
カラーバージェネレーター
カラーバージェネレーター単体のデザインです。
SED/SEC
Soft Error Detection/Collection の機能を実現するリファレンスデザインです。
Lattice社製のリファレンスデザイン
また、Lattice社製のリファレンスデザインも用意しています。以下リンクボタンよりご参照ください。
