Intel:Qsys で Altera Serial Flash Controller を使用してコンフィギュレーション・デバイス(EPCQ/EPCS)にアクセスしています。TimeQuest タイミング・アナライザでタイミング解析することはできますか?

プラットフォーム・デザイナーIP

TimeQuest の MTBF レポートの見方を教えてください。

タイミング制約/解析

Quartus II v14.1 で TimeQuest Timing Analyzer Wizard は使用できますか?

Quartus II v14.0 で TimeQuest Timing Analyzer Wizard を利用する方法を教えてください。

TimeQuest Timing Analyzer で False Path の設定をしたいのですが、ノードごとに設定するのは面倒な為、一括してfalse_path を掛けたいのですが、どの様に記述すればいいですか?

タイミング制約/解析

Timequest Timing Analyzer を使用します。 クロックが2系統 (CLK_A、CLK_B) あり、それぞれが非同期の関係の場合、CLK_A と CLK_B 間の非同期パスをタイミング検証で無視させるには、SDC にどのような記述をするのでしょうか?

タイミング制約/解析

Timequest Timing Analyzer で、Delete Timing Netlist とはどのような機能ですか?

タイミング制約/解析

Timequest Timing Analyzer で、Reset Design とはどのような機能ですか?

タイミング制約/解析

Intel:TimeQuest Timing Analyzer でタイミング検証を行った結果、レポートの Unconstrained Paths が赤い表示になりました。解決する方法はありますか?

Quartus Primeタイミング制約/解析

Intel:TimeQuest で非同期信号やテスト回路などタイミング解析を行わなくて良い信号についてはどのように定義すれば良いですか?

Quartus Primeタイミング制約/解析

Intel:TimeQuest のレポート表示で、「End Point TNS」 という項目は何を意味しているのでしょうか?

Quartus Primeタイミング制約/解析

Intel:TimeQuest Timing Analyzer でクロックを定義しないと、どの様な解析が実行されますか?

Quartus Primeタイミング制約/解析

Intel:TimeQuest Timing Analyzer で使用するコマンド “derive_pll_clocks” について教えてください。

Quartus Primeタイミング制約/解析

Timing Analyzer (Classic および TimeQuest) で、遅延の最小値 (minimum)、標準値 (typical)、最大値 (maximum) を解析することはできますか?

Quartus Primeタイミング制約/解析

Intel:非同期リセットを同期回路に使用する際、注意点はありますか?

Intel:SDC エディタで Name Finder を起動して、List ボタンを押しましたが Error: TimeQuest Timing Analyzer is currently unavailable が表示され信号名が表示されません。どうしたら表示できるようになりますか?

Quartus Primeタイミング制約/解析

TimeQuest Timing Analyzer を使用したいのですが、SDC の記述方法がよくわかりません。 記述例はありますか?

Quartus Primeタイミング制約/解析

Intel:TimeQuest Timing Analyzer を使用し、コンパイルを実行したところ、以下のクリティカル・ワーニングが発生しました。 対処方法を教えてください。

Quartus Primeタイミング制約/解析

TimeQuest Timing Analyzer で以下のメッセージが出力されます。 回避方法を教えて下さい。

タイミング制約/解析

PLL の出力を直接 I/O ピンに接続しています。クロック出力のため、set_output_delay の制約をかけることができません。TimeQuest でクロック出力の遅延値が知りたいのですが、どうすれば確認できますか?

Quartus Primeタイミング制約/解析クロック/PLL

TimeQuest Timing Analyzer のレポートで、Unconstrained Path の中に Illegal Clocks というのがあります。 こちらはどういう違反があった時にレポートされるのでしょうか?

タイミング制約/解析

TimeQuest タイミング・アナライザの Create Timing Netlist の画面で、Slow コーナー・モデルと Fast コーナー・モデルがあります。 これはどのような意味でしょうか?

タイミング制約/解析

Classic Timing Analyzer を使用しています。 TimeQuest Timing Analyzer への移行を行いたいのですが、簡単にできるような Quartus II の設定はありますでしょうか?

タイミング制約/解析

TimeQuest Timing Analyzer で使用する SDC ファイルの記述で、ワイルドカード [*] について、教えてください。

タイミング制約/解析

TimeQuest Timing Analyzer で使用する SDC ファイルの記述で、ワイルドカード [?] について、教えてください。

タイミング制約/解析

SDC において、set_case_analysis コマンドを使用しようとしたのですが、TimeQuest では無視されてしまいます。 このコマンドは使用できますか? 出来ない場合の対処方法はありますか?

タイミング制約/解析

TimeQuest Timing Analyzer のタイミング・レポートにおいて、クリティカル・パスになっている部分の確認をしたいのですが、どのような手順で確認できますか?

タイミング制約/解析

Classic Timing Analyzer のタイミング制約を TimeQuest Timing Analyzer で使用する SDC フォーマットに変更する方法はありますか?

タイミング制約/解析

工業用デバイスの温度範囲は -40℃ ~ 100℃ ですが、TimeQuest Timing Analyzer の Slow Model (Worst-Case) のレポートでは 125℃ と表示されます。何故ですか?

タイミング制約/解析

Quartus II の TimeQuest Timing Analyzer の各レポートで “Report minimum pulse width ***” がエラー表示しています。 こちらを回避する必要がありますでしょうか。 (***には信号名が入ります)

タイミング制約/解析