Intel:TimeQuest Timing Analyzer でクロックを定義しないと、どの様な解析が実行されますか?
Quartus Prime
タイミング制約/解析
TimeQuest Timing Analyzer は、クロック制約が無い場合、デフォルトで下記の制約を適用します。
derive_clocks -period 1.0
derive_pll_clocks
よって、クロック定義をしない場合には、1GHz の入力周波数と仮定した状態で解析を行います。
PLL の出力につきましては、"derive_pll_clocks" コマンドにより、PLL の設定から自動的に出力が定義されます。
しっかりとしたタイミング解析を行うためには、FPGA に関連する全てのクロック制約を SDC ファイルへ入力する必要がございます。