TimeQuest Timing Analyzer を使用したいのですが、SDC の記述方法がよくわかりません。 記述例はありますか?
Quartus Prime
タイミング制約/解析
カテゴリ:タイミング制約/解析
ツール:Quartus® Prime / Quartus® II
デバイス:-
FPGA のタイミング制約は、Synopsys Design Constraints (SDC) のフォーマットに則った記述方法で記述する必要があります。
タイミング制約の書き方については、下記ドキュメントを参照してください。
Quartus® はじめてガイド - タイミング制約の方法