Illegal Clocks は、デザイン上でクロックとして扱われていないノードに対して、create_clock の設定がされたことによりレポートされます。
  例：FF の D 入力につながっている入力ピンに、create_clock が設定されている場合

該当部分を、正しい設定に修正後、再度タイミング解析を実施し、解消されたかをご確認ください。