この「Quartus® はじめてガイド」シリーズは、インテル® Quartus® Prime / Quartus® II 開発ソフトウェアを初めてご利用になるユーザ向けの資料です。

FPGA / CPLD の開発フローについては、こちら を参照してください。

説明

FPGA / CPLD のユーザ I/O は論理上使用しなかった場合、未使用ユーザ I/O になります。未使用のユーザ I/O の状態は、基板の仕様にあわせてオプションにより選択できます。未使用ユーザ I/O ピンのツール上の設定などについて説明しています。

資料

なお、このドキュメントは v15.1 以降、内容が重複するため「Quartus® Prime ピン・アサイン」に統合しました。

ELS1360_Q1400_20__1.pdf

「Quartus II はじめてガイド - デバイスの未使用ピンの処理方法」(ツール・バージョン:Ver.14.0 用ドキュメント)

おすすめ記事/資料はこちら

Quartus® Prime 関連の記事や資料
インテル® FPGA の開発フロー/FPGA トップページ

おすすめ FAQ はこちら

Quartus® Prime 関連の FAQ
インテル® FPGA 関連の FAQ

おすすめセミナー/ワークショップはこちら

Quartus®Prime 入門編トライアル・コース <無料>
カスタムマイコン設計トライアル ~MAX® 10 FPGA を使った組込み設計を体感!~ <無料>