

Quartus II はじめてガイド デバイスの未使用ピンの処理方法

ver.14



2014年10月 Rev.2

ELSENA,Inc.





Quartus II はじめてガイド

デバイスの未使用ピンの処理方法

<u>目次</u>

1. はじめに	3
2. ユーザ I/O の予約	4
2-1. Pin Planner を使用したユーザ I/O の予約	4
2-2. Assignment Editor を使用したユーザ I/O の予約	
3. 未使用ユーザ I/O の設定	11
3-1. デバイス全体に対する未使用のユーザ I/O 設定	11
3-2. 個別ピンに対する未使用のユーザ I/O 設定	14
改版履歴	15



1. <u>はじめに</u>

この資料は、Quartus® II における未使用ピンの処理方法について説明しています。アルテラ社 FPGA / CPLD の未使用ユーザ I/O の状態はオプションにより選択できます。デバイス全体に対するオプション設定の方法とピン毎に設定する方法をそれぞれ紹介しています。基板の仕様にあわせて設計が可能です。

対象バージョン: Quartus II 14.0



2. <u>ユーザ I/O の予約</u>

アルテラ社 FPGA / CPLD のユーザ I/O は、論理上使用しなかった場合に未使用ユーザ I/O になります。ただし、仕様の変更や基板回路の流用などにより、予めユーザ I/O を予約しておきたいこともあります。

Quartus II の Reserved Pin オプションを使用する事で、ユーザ I/O を予約することができます。Reserved Pins はユーザ I/O を予約するだけではなく、基板の状態にあわせて状態を選択することができます。

※デバイスにより、予約されたユーザ I/O の選択できる状態は異なります。詳細については、各デバイス・ファ

ミリのハンドブックをあわせてご参照ください。

2-1. Pin Planner を使用したユーザ I/O の予約

Quartus II には、Pin Planner というピン配置の為のグラフィカル・ツールが標準搭載されています。視覚的に確認しながらピン配置が可能です。Pin Planner では、ピン配置のみならずユーザ I/O に関する様々なオプション設定が可能です。

本章では、Pin Planner におけるユーザ I/O の予約方法について説明します。

(手順1) Pin Planner を使用するために、

- ・デバイス型番の設定
- · Analysis & Elaboration

を予め実行しておいてください。

(手順 2) Assignments メニュー ⇒ Pin Planner を選択します。(図 2-1-1)



図 2-1-1 Pin Planner の選択

(手順3) 画面構成と Reserved 欄の確認を行ってください。(図 2-1-2)

く必要なリスト>

● All Pins リスト

論理デザインに含まれるピンの一覧表です。

All Pins リストを使用し、ユーザ I/O の予約を行います。

● All pins リスト内 Reserved 項目

Reserved にて予約された未使用のユーザ I/O 状態を設定します。 ※デバイス・ファミリにより選択できる項目が異なることがあります。

and to give	<u>최</u> · · · · · · · · · · · · · · · · · · ·	Luno 10 Societ Cover Socyo					
© foles: U © m_su[7] U © m_su[6] U	Uninoven Uninoven Uninoven	2.5 V (defa.d) Heissan Carrett 2.5 V (defa.d) Heissan Carrett 2.5 V (defa.d) Heissan Carrett	Print New York				
m_m(4) 0 m_m(4) 0 m_m(4) 0 m_m(4) 0 m_m(4) 0 m_m(4) 0	Uninoven B	Vamed: *	Edit: X V Direction	Location	I/O Standard	Current Strength	Reserved
∲yn_uxt[0] U ∳yvald U	Uninoven Uninoven	follow	Unknown		2.5 V (default)	Minimum Current	
		yn out[7]	Unknown		2.5 V (default)	Minimum Current	
		vn_out[6]	Unknown		2.5 V (default)	Minimum Current	
		vn_out[5]	Unknown		2.5 V (default)	Minimum Current	
		yn out[4]	Unknown		2.5 V (default)	Minimum Current	
		yn out[3]	Unknown		2.5 V (default)	Minimum Current	
		yn out[2]	Unknown		2.5 V (default)	Minimum Current	
		Vn out[1]	Unknown		2.5 V (default)	Minimum Current	
		Vn out[0]	Unknown		2.5 V (default)	Minimum Current	
		yvalid	Unknown		2.5 V (default)	Minimum Current	
	1.1	<new node="">></new>					

🗵 2-1-2 Pin Planner

Reserved の設定に必要なリストや項目が未表示の場合は、下記設定を行いリストを表示してください。 ※デバイスを設定していないと未表示になります。

	All Pins	リストの表示方法	
--	----------	----------	--

Pin Planner 内の View メニュー \Rightarrow All Pins List にチェックを入れます。(図 2-1-3)



図 2-1-3 View メニュー



■ Reserved 項目の表示方法 ■

All Pins List 内の項目欄を右クリック ⇒ Customize Columns を選択します。

起動した Customize Columns ダイアログ内で Reserved を選択し、 ジン ボタンを押し

Show these columns in this order に移動します。(図 2-1-4)

"OK"ボタンを押し、Customize Columns ダイアログを閉じます。

CPull-Lin Resistr Slew Rate Customize Columns ✓ Direction			
Customize Cons	the sead of the		
Available columns:	stre node list. Show t	hese columns in this order:	
Output Enable Group PCB layer PCI I/O Pad Group Pad Number	Node I Directi Cocatil I/O St	Name ion on andard Stepath	
Special Function Synchronous Grou Termination Voltag	stomize Columns omize the columns displayed in able columns:	the node list. Show these columns i	n this order:
Ena Ena Ena Ena	a k Settings ble Bus-Hold Circuitry usive I/O Group Capacitance	Node Name Direction Location Current Strength	OK Cancel

☑ 2-1-4 Customize Columns

(手順 4) All Pins リスト内 <<new node>> をダブルクリックし、任意のピン名を設定します。(図 2-1-5)

	- Automoted	
	yn_out[1]	Output
	💿 yn_out[0]	Output
0	💿 yvalid	Output
Ë	reserved_test_pin	Unknown
₹	< <new node="">></new>	

図 2-1-5 All Pins リスト

(手順 5) Location 欄で予約したいピン番号を設定します。

直接 ピン番号を入力、もしくはドロップ・ダウンよりピン番号を選択します。 (図 2-1-6)

Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard Reserved	Current Strength	Slew Rate	Differential Pair
端 data out[7]	Output	PIN_A5	IOBANK_8A	Column I/O	DIFFIO_TX_T60p, DIFFOUT_T60p, DQ8T			_
out data_out[6]	Output	PIN_A6 PIN_A8	IOBANK_8A	Column I/O Column I/O	DIFFIO_TX_T54n, DIFFOUT_T54n, DQ7T DIFFIO_TX_T52n, DIFFOUT_T52n, DQ7T			
💾 data_out[5]	Output	PIN A9	IOBANK 8A	Column I/O	DIFFIO TX T48n, DIFFOUT T48n			
Ӵ data out[4]	Output	PIN_A10	IOBANK_8A	Column I/O	DIFFIO_TX_T48p, DIFFOUT_T48p, DQ6T			
唑 data out[3]	Output	PIN_A11	IOBANK_8A	Column I/O	DIFFIO_TX_T42n, DIFFOUT_T42n, DQ6T			
out data out[2]	Output	PIN_A13	IOBANK_7A	Column I/O	DIFFIO_TX_T38n, DIFFOUT_T38n, DQ5T			
		PIN_A14	IOBANK_7A	Column I/O	DIFFIO_TX_T34n, DIFFOUT_T34n, DQ5T			
	Output	PIN_A15	IOBANK_7A	Column I/O	DIFFIO_TX_T32n, DIFFOUT_T32n			
💾 data_out[0]	Output	PIN_A16	IOBANK_7A	Column I/O	DIFFIO_TX_T32p, DIFFOUT_T32p, DQ4T			_
🔷 reserved_test_pin	Unknown							-
< <new node="">></new>								



(手順 6) Reserved 欄で基板の仕様にあわせて予約したいピンの状態を選択します。(図 2-1-8)

※デバイス・ファミリにより選択できる項目が異なることがあります。

· As SignalProbe output

出力ピンとなり、SignalProbe ピンとして使用予定

As bidirectional

双方向ピン

Output Enable 等の状態については、Resource Property Editor にて確認できます。

(図 2-1-7)



☑ 2-1-7 Resource Property Editor

• As input tri-stated

入カピンとなり、Hi-Z 状態

As output driving VCC

出カピンとなり、VCCIO 出力

· As output driving an unspecified signal

出カピンとなり、不定出カ

· As output driving ground

出カピンとなり、GND 出力

trength	Reserved	/eak Pull-Up Resistc	
ault)			
ault)			
urrent			2
urrent			2
urrent			2
urrent			1
urrent	As SignalProbe out	put	
urrent	As bidirectional		
urrent	As input tri-stated	icc	
urrent	As output driving a	an unspecified signal	
urrent	As output driving o	round	
ault)			-

🗵 2-1-8 Reserved



Reserved の設定後、通常通りコンパイルを実行し、Compilation Report にてご確認いただけます。

設定したピン名でレポートされます。

(図 2-1-9)

	-									
All P	l Package Pins									
	Location	Pad Number	I/O Bank	Pin Name/Usage	Dir.	I/O Standard				
1	A2	512	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
2	A3	510	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
3	A4	492	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
4	A5	490	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
5	A6	480	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
6	A7		8A	VCCI08A	power					
7	A8	476	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
8	A9	468	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
9	A10	466	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
10	A11	456	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
11	A12			CND	and					
12	A13	448	7A	reserved_test_pin	input	2.5 V				
13	A14	440	7A	RESERVED_INPUT_WITH_WEAK_PULLUP						
14	A15	436	7A	RESERVED_INPUT_WITH_WEAK_PULLUP						
15	A16	434	7A	RESERVED INPUT WITH WEAK PULLUP						

☑ 2-1-9 All Package Pins

Reserved オプションを使用する事により、改版予定の基板に対応できるピン配置設定が可能です。

2-2. Assignment Editor を使用したユーザ I/O の予約

Quartus II の Assignment Editor を使用して ユーザ I/O を予約する方法を説明します。

Assignment Editor は各行に一つのオプションを設定する形式の為、ピン番号の設定と Reserve Pin 設定の 2 行を設定する必要があります。

(手順1)Assignment Editor を使用するために、

- ・デバイス型番の設定
- Analysis & Elaboration
- を予め実行しておいてください。

(手順 2) Assignments メニュー ⇒ Assignment Editor を選択します。

(手順3)To 欄の <<new>>> をダブルクリックし、任意のピン名を設定します。(図 2-2-1)

То	Assignment Name	Value
reserved via ae 🛛 🖄 🔽	< <new>></new>	

🗷 2-2-1 Assignment Editor

(手順4) 下記項目を設定します。(図 2-2-2)

Assignment Name: Reserve Pin

Value: 下記いずれかより選択

※デバイス・ファミリにより選択できる項目が異なることがあります。

As SignalProbe output

出力ピンとなり、SignalProbe ピンとして使用予定

As bidirectional

双方向ピン

Output Enable 等の情報については、Resource Property Editor にて

確認できます。

• As input tri-stated

入力ピンとなり、Hi-Z 状態

As output driving VCC

出カピンとなり、VCCIO 出力

· As output driving an unspecified signal

出カピンとなり、不定出カ

• As output driving ground

出カピンとなり、GND 出力

То	Assignment Name	Yalue
reserved_via_ae	Reserve Pin	
< <new>></new>	< <new>></new>	As SignalProbe output As bidirectional As input tri-stated As output driving VCC
		As output drivingnspecified signal As output driving ground

🗷 2-2-2 Assignment Editor

(手順 5) To 欄の <<new>> をダブルクリックし、(手順 3) で設定した予約用のピン名を入力します。 (手順 3) と異なる名称にすると別ピン予約として認識されてしまいますのでご注意ください。



(手順6) 下記項目を設定します。(図 2-2-3)

Assignment Name: Location

Value: ピン番号

То	Assignment Name	Yalue
📀 reserved via ae	Reserve Pin	As input tri-stated
reserved_via_ae	Location	PIN A13
< <new>></new>	< <new>></new>	

☑ 2-2-3 Assignment Editor

(手順7) 必要に応じて (手順3) から (手順6) を繰り返し、設定終了後に上書き保存 📓 を行います。

通常通りコンパイルを実行し、Compilation Report にてご確認ください。設定したピン名でレポートされます。(図

2-2-4)

All F	II Package Pins									
	Location	Pad Number	I/O Bank	Pin Name/Usage	Dir.	I/O Standard				
1	A2	512	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
2	A3	510	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
3	A4	492	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
4	A5	490	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
5	A6	480	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
6	A7		8A	VCCI08A	power					
7	A8	476	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
8	A9	468	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
9	A10	466	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
10	A11	456	8A	RESERVED_INPUT_WITH_WEAK_PULLUP						
11	A12			GND	and					
12	A13	448	7A	reserved_via_ae	input	2.5 V				
13	A14	440	7A	RESERVED_INPUT_WITH_WEAK_PULLUP						
14	A15	436	7A	RESERVED_INPUT_WITH_WEAK_PULLUP						
15	A16	434	7A	RESERVED_INPUT_WITH_WEAK_PULLUP						

☑ 2-2-4 All Package Pins

尚、Assignment Editor は、スプレッド形式のデータを直接貼り付けることができるため、複数のユーザ I/O を一括 で Reserve 設定することが可能です。



3. 未使用ユーザ I/O の設定

アルテラ社 FPGA / CPLD のユーザ I/O は、論理上使用しなかった場合に未使用ユーザ I/O になります。未使 用のユーザ I/O は基板の仕様にあわせて状態を選択することができます。

設定方法は基板の仕様にあわせて下記の設定方法を選択できます。

- デバイス全体の未使用ユーザ I/O を一括設定
- ピン毎に未使用ユーザ I/O の状態を設定

3-1. デバイス全体に対する未使用のユーザ I/O 設定

基板の仕様上、すべての未使用 ユーザ I/O の状態を同じにすることができる場合には、一括で未使用ユーザ I/O の状態を設定できます。

(手順1)Assignments メニュー ⇒ Device を選択します。(図 3-1-1)



図 3-1-1 Assignments メニュー

(手順 2) "Device and Pin Options" ボタンを押します。(図 3-1-2)



図 3-1-2 Device ダイアログ

(手順3) "Unused Pins"を選択し、未使用のユーザ I/O の状態をドロップダウン・リストより選択し、"OK"

ボタンを押します。(図 3-1-3)

※デバイス・ファミリにより選択できる値が異なることがあります。

General	Unused Pins			
Programming Files Unused Pins Dual-Purpose Pins Capacitive Loading Board Trace Model JO Timing Voltage Pin Placement Error Detection CRC CvP Settings	Specify device-wide options purpose configuration pins, Assignment Editor.	Specify device-wide options for reserving all unused pins on the device. The purpose configuration pins, go to the Dual-Purpose Pins tab. To reserve of Assignment Editor.		
		As input tri-stated with bus-hold circuitry		

☑ 3-1-3 Unused Pins

Reserve all unused pins における選択肢と未使用ユーザ I/O の状態や基板上での処理 方法について表 3-1-1 にまとめます。

htter		ユーザ・モード時の状態	基板上での処理方法	
18	ピン・タイプ	状態		
As input tri-stated	入力	Hi–Z	接続	
As input tri-stated with bus-hold circutry	入力	バス・ホールド機能が有効 入力がない場合、最後にドライブされた 信号レベルをデバイス内部で保持	オープン	
As input tri-stated with weak pull-up	入力	デバイス内部の Pull-Up 抵抗が有効	オープン	
As output an unspecified signal	出力	不定出力	オープン	
As output ground	出力	GND 出力	GND もしくは オープン処理	

表 3-1-1 未	使用ピンの状態と基板におけるピンの処理方法
-----------	-----------------------

※デバイス・ファミリにより選択できる値が異なることがあります。

また、内部の Weak Pull-Up 抵抗の値についてもデバイス・ファミリや設定により異なります。

各デバイス・ファミリのハンドブックをあわせてご参照ください。

設定後、通常通りコンパイルを実行し、Compilation Report にてご確認ください。

<<Compilation Report の確認方法>>

(手順1) コンパイル終了後、Compilation Report を開きます。



(手順 2) Fitter \Rightarrow Pin-Out File もしくは Fitter \Rightarrow Resource Section \Rightarrow All Package Pins を選択します。

(図 3-1-4)

Table of Contents 🔗 🗗	All	Package Pin	s		20 12
	1	Location	Pad Number	I/O Bank	Pin Name/Usag
Flow Elapsed Time	1	A1			GND
Elow OS Summary	2	A2		8	VCCI08
B	3	A3	534	8	d[4]
	4	A4	529	8	RESERVED_INF
🗄 🛄 Analysis & Synthesis	5	A5	518	8	RESERVED_INF
🖻 🔂 Fitter	6	A6	501	8	RESERVED_INF
- E Summary	7	A7	499	8	RESERVED_INF
	8	A8	497	8	RESERVED_INF
Devellet Constitution	9	A9	487	8	RESERVED_INF
	10	A10	485	8	RESERVED_INF
🛨 🛄 Incremental Compilation Section	11	A11	481	8	GND+
🗝 🗊 Pin-Out File	12	A12	479	7	GND+
E- 🔄 Resource Section	13	A13	473	7	RESERVED_INF
Resource Lisage Summary	14	A14	469	7	RESERVED_INF
Deukling Chekiekies	15	A15	458	7	RESERVED_INF
Partition Statistics	16	A16	448	7	RESERVED_INF
🎞 Input Pins	17	A17	446	7	RESERVED_INF
🎹 Output Pins	18	A18	437	7	RESERVED_INF
	19	A19	435	7	RESERVED_INF
- IIO Bank Usane	20	A20	430	7	RESERVED_INF
	21	A21		7	VCCI07
	22	A22			GND
🔤 🖽 Resource Utilization by Entity	23	AA1	125	2	RESERVED_INF
📰 Delay Chain Summary	24	AA2			GND

☑ 3-1-4 Compilation Report

未使用のユーザ I/O は設定された値に対応した表示になります。

表 3-1-2 は、設定した値とレポート・ファイル内の表記の対応表です。

值	レポート・ファイル内表記
As input tri-stated	RESERVED_INPUT
As input tri-stated with bus-hold circuitry	RESERVED_INPUT_WITH_BUS_HOLD
As input tri-stated with weak pull-up	RESERVED_INPUT_WITH_WEAK_PULLUP
As output driving an unspecified	RESERVED
As output driving ground	GND*

表 3-1-2 未使用ユーザ I/O の設定値とレポート・ファイル内の表示対応表

尚、Pin-Out File には、レポート・ファイル内の表記に対してピンの状態や基板におけるピン

の処理方法等の説明が記載されています。(図 3-1-5)



Table of Contents 🦻 🗗	Pin-Out File	
Table of Contents Image: Bold Strength Strengt Strength Strength Strength Strength Strengt Strength S	Pin-Out File NC DNU VCCINT VCCIO	: No Connect. This pin ha : Do Not Use. This pin Mi : Dedicated power pin, wi of its bank. Bank 1: 2.5V Bank 2: 2.5V Bank 3: 2.5V Bank 4: 2.5V Bank 5: 2.5V Bank 5: 2.5V Bank 6: 2.5V Bank 7: 2.5V Bank 7: 2.5V Bank 8: 2.5V I Dedicated ground pin. I It can also be used to on the board for unused
Partition Statistics Tiput Pins Output Pins Dual Purpose and Dedicated Pins Tiput Pins Dual Purpose and Dedicated Pins Tiput Pins Tiput Purpose and Dedicated Pins Tiput Purpose Tiput Purp	 	using device migration, GND pin in the pin tab. for another purpose the dedicated pin, then it (low, high, or toggling revision of the design : Unused input pin. It ca This pin should be com valid signal on the be is required for a diffe : Unused I/O pin. Conne or leave it unconnected : Unused I/O pin, which 1

🗵 3-1-5 Pin-Out File

基板設計時には必ず Pin-Out File もしくは All Package Pins にてご確認ください。

3-2. 個別ピンに対する未使用のユーザ I/O 設定

基板の仕様上、未使用 ユーザ I/O の状態を一部変更する必要がある場合は、第 3-1 章 『デバイス全体に対 する未使用のユーザ I/O 設定』を行った後、変更する必要のあるピンに対して個別に設定を行います。個別の 設定方法についてはユーザ I/O の予約と同じ設定方法になります。第 2 章 『ユーザ I/O の予約』をご参照くだ さい。

基板設計時には必ず Pin-Out File もしくは All Package Pins にてご確認ください。



<u> 改版履歴</u>

Revision	年月	概要
1	2014年9月	初版
2	2014年10月	タイトル変更

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社アルティマ ホームページ: http://www.altima.co.jp
 技術情報サイト EDISON: http://www.altima.jp/members/index.cfm
 株式会社エルセナ ホームページ: http://www.elsena.co.jp
 技術情報サイト ETS : http://www.elsena.co.jp/elspear/members/index.cfm
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。