説明

この資料は、Vectored Interrupt Controller Core (VIC) を使ったハードウェア、およびソフトウェアを実装する方法を紹介しています。

VIC を使うことによって、より早い応答時間の割り込み制御が実現できるようになります。
また、それ以外にも、VIC をデイジー・チェーンで結合することで 32 を超えた割り込み制御が可能になり、プライオリティの変更やノン・マスカブル割り込みの実現など、多くの機能が強化されています。

資料

内容

1. はじめに
2. 適用条件
3. システムの構成
　3-1. Qsys の設定
　3-2. ペリフェラルの設定
　　3-2-1. VIC の設定
　　3-2-2. Nios II の設定
4. Nios II SBT での実装
　4-1. BSP の設定
　4-2. 割り込みネストを許可しない場合の割り込み
　4-3. 割り込みネストを許可する場合の割り込み（異なるレジスタ・セット）
　4-4. 割り込みネストを許可する場合の割り込み（同一レジスタ・セット）
　4-5. 同一レジスタ・セットでも割り込みネストを許可する場合の割り込みの設定
5. ソフトウェアの変更
　5-1. 記述の違い
　5-2. 記述の変更

おすすめ記事/資料はこちら

Nios® II 関連の記事や資料
インテル® FPGA の開発フロー／FPGA トップページ

おすすめ FAQ はこちら

Nios® II 関連の FAQ
インテル® FPGA 関連の FAQ 

おすすめセミナー/ワークショップはこちら

Nios® II入門編トライアル・コース ＜無料＞
カスタムマイコン設計トライアル　～MAX® 10 FPGA を使った組込み設計を体感！～ ＜無料＞