説明

この資料は、HLS コンパイラを使用した一連のワークフローについて説明しています。

HLS コンパイラを使用するための環境セットアップやサンプルの C ソース・コードのコンパイル、エミュレーションして HDL を生成するフローを紹介します。さらに、生成された HDL を Quartus® Prime の Platform Designer（旧 Qsys）に取り込み、FPGA のデザインをコンパイルした上で、開発キット上で動作確認を行う方法までを説明します。

ドキュメントの内容を一通り実施することで、HLS コンパイラを使用するための事前準備から、開発キット上での動作確認まで含めた一連のワークフローを体験できます。

＜対象者＞
HLS コンパイラを初めて使用する人

＜コンセプト＞
HLS コンパイラを使用した一連のワークフローを体験して、理解を深めましょう。

資料

hls-hg_basic-flow_v1710_r2__1.pdf

「HLS はじめてガイド - 簡易チュートリアル」（ツール・バージョン：v17.1 向けドキュメント）＜Rev.2＞

サンプル

ihc_work__1.zip

一連の操作に必要なファイル（ZIP ファイルを解凍すると、一連の操作に必要なファイルが生成）

おすすめ記事/資料はこちら

インテル® FPGA の HLS コンパイラ
HLS コンパイラの環境構築（Windows® 編）　

High Level Synthesis 関連の記事や資料
インテル® FPGA の開発フロー／FPGA トップページ

おすすめ FAQ はこちら

High Level Synthesis 関連の FAQ
インテル® FPGA 関連の FAQ