

HLS はじめてガイド 簡易チュートリアル

Ver.17.1



HLS はじめてガイド 簡易チュートリアル

<u>目次</u>

1.	はじめに	3
2.	評価環境	3
3.	インテル®HLS コンパイラ	5
3	3-1. インテル [®] HLS コンパイラの概要	5
3	3-2. インテル®HLS コンパイラ使用時に必要なソフトウェア	6
3	3-3. 事前準備(環境変数の設定)	7
4.	ー連の操作フロー	9
5.	インテル®HLS コンパイラの操作	10
ļ	5-1. デザイン(test_tb.cpp、test.cpp)とスクリプト・ファイル(build.bat)の概要	10
	5-1-1. test_tb.cpp	11
	5-1-2. test.cpp	11
	5-1-3. build.bat	12
!	5-2. インテル [®] HLS コンパイラの操作	13
	5-2-1. コンパイル・ Emulation	14
	5-2-2. RTL Simulation	15
	5-2-3. 動作の確認	18
	5-2-4. 生成されるフォルダとファイル	23
6.	Quartus [®] Prime の操作	26
(6-1. Quartus [®] Project の概要	26
(6-2. Quartus [®] Prime の操作	27
7.	Nios [®] II SBT の操作	33
-	7-1. ソフトウェア・プログラム概要(test.c)	33
-	7-2. Nios [®] II SBT の操作	34
改	版履歴	40



1. <u>はじめに</u>

この資料は、Quartus[®] Prime v17.1 にて標準搭載された高位合成ツールのインテル[®] HLS コンパイラを使用した一連の操作手順について説明しています。C ソース・コードをコンパイル、エミュレーションし、HDL を生成後、 Quartus[®] Prime の Platform Designer システムに取り込み、開発キットにて動作確認まで行っています。

本資料では、HDL 化するコンポーネントのインタフェースとして Avalon-MM Slave インタフェースとし、生成されたコンポーネントは Nios[®] II プロセッサからレジスタ制御し動作を行っています。

本資料では a×b のシンプルな乗算器を HDL 化するソース・プログラムを用意しています。

2. <u>評価環境</u>

下記環境を対象にした一連の操作手順を説明しています。

プラットフォーム:	Windows [®] 7
Visual Studio:	Microsoft [®] Visual C++ 2010 Express
Quartus [®] Prime :	Standard Edition v17.1.1 Build 593
ModelSim [®] - Intel [®] FPGA Edition:	10.5b

開発キット: Cyclone[®] V E FPGA 開発キット



図 2-1 Cyclone[®] V E FPGA 開発キット

※ 異なる基板にて操作する場合は、Quartus[®] Prime のプロジェクトにてクロック周波数を変更し、ピン配置 を使用するボードにあわせて編集することで対応できます。



ihc_work.zip に一連の操作に必要なファイルを準備しています。ihc_work.zip を解凍すると下記構成(図 2-1-1) になっています。



図 2-1-1 フォルダとファイル構成

ihc_work フォルダ:	インテル® HLS コンパイラの操作にて使用します。
quartus_project フォルダ:	Quartus [®] Prime の操作にて使用します。
software フォルダ:	Nios [®] II Software Build Tools for Eclipse (Nios [®] II SBT)の操作にて使用します。

各ファイルについては、操作説明時にあわせて説明します。



3. <u>インテル[®] HLS コンパイラ</u>

インテル[®] HLS コンパイラは、Quartus[®] Prime v17.1 より Pro Edition、Standard Edition、Lite Edition すべての Quartus[®] Prime Edition に標準で搭載されており、無償で使用することができます。

3-1. インテル[®] HLS コンパイラの概要

インテル[®] HLS コンパイラは、ANSI C/C++ のソース・コードを HDL 化することができる高位合成ツールです。

ソフトウェアで実現するよりもハードウェアで実現した方が高速動作可能な C ソース・コード内の機能を HDL 化することができます。HDL 化する際のインタフェースは実装するハードウェアにあわせて選択可能です。

● 選択可能なインタフェース

デフォルト・インタフェース Avalon-ST Avalon-MM

Avalon インタフェースを選択することで Platform Designer のコンポーネントの 1 つとして Platform Designer システム内に実装することができます。

本資料では、Avalon-MM Slave インタフェースを使用した手順を説明しています。

インテル[®]HLS コンパイラにてサポートされている機能は下記です。

• Emulation(build.bat 内では test-x86-64 で定義)

PC 上で関数の機能を検証します。コンパイル後に生成された実行ファイルを起動します。

• Generate(build.bat 内では test-fpga で定義)

component 指定した関数の HDL を生成します。

● Verification(build.bat 内では test-fpga-sim で定義)

component 指定した関数を HDL 化、main 関数からテストベンチを生成し、RTL Simulation を実行 します。ModelSim[®] にて実行されたシミュレーション結果を .wlf ファイルとして生成します。

コンパイル後に生成された実行ファイルを起動します。

3-2. インテル[®] HLS コンパイラ使用時に必要なソフトウェア

インテル[®]HLS コンパイラを使用する際には、下記ソフトウェアが別途必要になります。

【Windows[®]の場合】

• Microsoft[®] Visual Studio 2010 Professional

※ 最新版の Microsoft[®] Visual Studio はサポートしていません。(2018 年 3 月現在)

- Quartus[®] Prime 17.1 以上
- 下記いずれかの HDL シミュレータ
 - ModelSim[®] Intel[®] FPGA Edition
 - ModelSim[®] Intel[®] FPGA Starter Edition
 - ・その他 Mentor Graphics[®] 社の ModelSim[®]

ModelSim[®] のサポート・バージョンについては、Quartus[®] Prime のリリース・ノート内「EDA Interface Information」を合わせてご参照ください。

Intel Quartus Prime Pro Edition Software and Device Support Release Notes Version Intel Quartus Prime Standard Edition Software and Device Support Release Notes

【Linux の場合】

• GCC コンパイラ、C++ ライブラリ v4.7.7

※ 最新版の GCC コンパイラおよび C++ ライブラリはサポートしていません。

- 下記いずれかの HDL シミュレータ
 - ModelSim[®] Intel[®] FPGA Edition
 - ModelSim[®] Intel[®] FPGA Starter Edition
 - ・その他 Mentor Graphics[®] 社の ModelSim[®]

ModelSim[®] のサポート・バージョンについては、Quartus[®] Prime のリリース・ノート内「EDA Interface Information」を合わせてご参照ください。

Intel Quartus Prime Pro Edition Software and Device Support Release Notes Version Intel Quartus Prime Standard Edition Software and Device Support Release Notes

インテル[®] HLS コンパイラのコマンド・ラインは g++ と互換性があり、下記拡張子のファイルは c++ ファイルと 同様に扱います。

.c、.C、.cc、.cpp、.CPP、.c++、.cp、.cxx

3-3. 事前準備(環境変数の設定)

ALTIMA

インテル[®]HLS コンパイラ使用時にいくつかの環境変数の設定が必要です。

IHCROOT:インテル®HLS コンパイラVC_INSTALL:Microsoft® Visual Studioなど

ihc_work¥ihc_setup.bat を使用し、必要な環境変数の設定が可能です。

ihc_setup.bat 内のパスを環境に合わせて編集し、実行してください。環境にあわせて編集した ihc_setup.bat を実行することで環境変数が定義されたコマンド・プロンプトが起動します。

※ ihc_setup.bat を実行したコマンド・プロンプト内でのみ環境変数が有効になります。

コマンド・プロンプトを閉じた場合は、再度 ihc_setup.bat を実行する必要があります。

(手順1) ihc_setup.bat を右クリックし、"編集"を選択します。



図 3-3-1 ihc_setup.bat の編集

(手順2) 下記3行を環境にあわせて編集します。

6 行目: IHCROOT: Quartus[®] Prime インストール・フォルダ内の hls フォルダまでのパス

図 3-3-2 例: set IHCROOT=D:¥tools¥Intel_FPGA¥v171_Std¥hls

8 行目:VC_INSTALL: Microsoft[®] Visual Studio のフォルダ

デフォルトのインストール・フォルダです。

図 3-3-2 例: set VC_INSTALL=C:¥Program Files (x86)¥Microsoft Visual Studio 10.0

10 行目: LM_LICENSE_FILE: Quartus[®] Prime と ModelSim[®] - Intel[®] FPGA Edition のライセンス

図 3-2-2 例: set LM_LICENSE_FILE=D:¥flexIm¥altera.dat;D:¥flexIm¥mentor.dat;%LM_LICENSE_FILE% %LM_LICENSE_FILE% により、その他の設定に対して追加定義しています。



17 行目: PATH: 使用予定の ModelSim®の実行ファイルの存在するフォルダまでのパス

図 3-3-2 例:

set PATH=%VC_INSTALL%¥VC¥bin¥amd64;D:¥tools¥Intel_FPGA¥v171_Std¥modelsim_ae¥win32aloem;%PATH%

%PATH% により、その他の PATH 設定に対して追加定義しています。

※ 複数の ModelSim[®] の Edition やバージョンをインストールされている場合は、使用する ModelSim の 実行ファイルの存在するフォルダまでパスを設定する必要があります。

@echo off
::Please Set Following Param ::###################################
set IHCROOT=D:¥tools¥Intel_FPGA¥v171_Std¥hls
set VC_INSTALL=C:¥Program Files (x86)¥Microsoft Visual Studio 10.0
set LM_LICENSE_FILE=D:\flexIm\altera.dat;D:\flexIm\mentor.dat;%LM_LICENSE_FILE%
::Do not edit from here!! ::##################################
set PATH=%VC_INSTALL%¥VC¥bin¥amd64;D:¥tools¥Intel_FPGA¥v171_Std¥modelsim_ae¥win32aloem;%PATH%
set LIB=%VC_INSTALL%¥VC¥Iib¥amd64;C:¥Program Files (x86)¥Microsoft SDKs¥Windows¥v7.1¥Lib¥x64;%LIB% set LIBPATH=%VC_INSTALL%¥VC¥Iib¥amd64;C:¥Program Files (x86)¥Microsoft SDKs¥Windows¥v7.1¥Lib¥x64;%LIBPATH%
call %IHCROOT%¥init_hls.bat
cmd

図 3-3-2 ihc_setup.bat 編集例

(手順3)上書き保存し、ihc_setup.batを閉じます。

4. <u>一連の操作フロー</u>

まずは、test_tb.cpp と test.cpp のソース・ファイルを使用し、インテル[®] HLS コンパイラにて HDL を生成しま す。続いて生成された HDL を Quartus[®] Prime 内で Platform Designer システムに取り込み、コンパイルを実 行します。Quartus[®] Prime にて FPGA 用の書き込みファイル生成後、Nios[®] II SBT にて test.c を使用しソフトウェ アの Build を実行後、実機にて Nios[®] II を動作させ、HDL 化したコンポーネントの動作を確認します。



詳細については、各章にて説明します。

5. <u>インテル[®] HLS コンパイラの操作</u>

インテル[®]HLS コンパイラの操作に関して説明します。

5-1. デザイン(test_tb.cpp、test.cpp)とスクリプト・ファイル(build.bat)の概要

本資料では、容易に動作が確認できるように .cpp のソース・ファイルでは、a×b の簡単な動作を使用しています。

2 つの .cpp ファイル(test_tb.cpp、test.cpp)を使用しています。本資料では 2 つの .cpp ファイルを使用していますが、1 つの .cpp ファイルにまとめることもできます。

• test_tb.cpp

main 関数

シミュレーション時にはテストベンチに変換されます。

• test.cpp

HDL 化対象の関数

a×b の演算を実施



図 5-1-1 ソース・ファイルのイメージ





5-1-1. test_tb.cpp

main 関数のソース・ファイルです。HDL 化予定の test 関数を呼び出しています。動作としては、test 関数の 2 つの引数にそれぞれ 0 ~ 9 の値を代入し、test 関数による戻り値を表示するものです。test_tb.cpp 内では HDL 化対象となる test 関数に対して component のラベルを付加しています。



図 5-1-1-1 test_tb.cpp

5-1-2. test.cpp

HDL 対象のソース・ファイルです。a×b の演算を行うプログラムです。

- 3 行目: #include "HLS/hls.h" インテル[®] HLS コンパイラにラベルを認識させるため、インクルード宣言
- 5 行目: hls_avalon_slave_component 対象の関数は Avalon-MM Slave のコンポーネントであることを宣言
- 6 行目: component int test

戻り値が integer の test という関数が HDL 化対象のコンポーネントであることを定義

7-8 行目: hls_avalon_slave_register_argument int a,

hls_avalon_slave_register_argument int b

引数 a、b 共に Avalon-MM Slave の レジスタとして定義

12 行目: a×b の値を返す

1	<pre>#include <stdio.h></stdio.h></pre>
2	<pre>#include <stdlib.h></stdlib.h></pre>
3	<pre>#include "HLS/hls.h"</pre>
4	
5	hls_avalon_slave_component
6	component int test (
7	hls avalon slave register argument int a.
8	hls avalon slave register argument int b
9)
10	
11	
12	return a * h:
12	l l
13	- 1





5-1-3. build.bat

インテル[®]HLS コンパイラにて必要なコマンドをスクリプト化したファイルです。

1 行目: @echo offset "SOURCE_FILES=test.cpp test_tb.cpp "set "HLS_CXX_FLAG="

対象のソース・ファイルを test.cpp、test_tb.cpp として定義しています。

main 関数の記述されたソース・ファイル(本資料では test_tb.cpp)を最後に記述します。

2 ~ 11 行目: コメントにて対象となる機能(TARGET)について説明しています。

test-x86-64: Emulation

test-fpga-sim: Verification

test-fpga: Generate

12 行目以降: 変数の設定や実行されるコマンドなどが記述されています。

@echo offset "SOURCE_FILES=test.cpp test_tb.cpp "set "HLS_CXX_FLAGS=":: This batch file will compile th :: 1) test-msvc Compile the example design to the CPU :: Uses Visual Studio 2010 :: 2) test-x86-64 Compile the example design to the CPU :: Uses the Intel HLS Compiler :: 3) test-fpga-sim Synthesize the example design to HDL :: Generates wilf which is a result of the HDL simulation :: Uses the Intel HLS Compiler :: 4) test-fpga Synthesize the example design to HDL :: Generates wilf which is a result of the HDL simulation :: Uses the Intel HLS Compiler :: 4) test-fpga Synthesize the example design to HDL :: Uses the Intel HLS Compiler :: 5) clean Remove any temporary files generated by the compiler :: Usage: build.bat <target> :: Example: build.bat <target> : :: Example: build.bat test-x86-64 :: Only one argument expected if not "%2"=="" goto usage Accept the user's target, else default to x86-64 not "%1"==""(if not "%1"=="" set "TARGET=%1 else (set "TARGET=test-x86-64" echo No target specified, defaulting to %TARGET% echo Available targets: test-x86-64, test-fpga-sim, test-fpga, test-msvc, clean :: Any tools installed with HLS can be found relative to the location of i++ for %XI in (i++.exe) do (_______set "HLS_INSTALL_DIR=%%"dp\$PATH:I" set "HLS_INSTALL_DIR=%HLS_INSTALL_DIR%.." :: Set up the compile variables if "%TARGET%" == "test-x86-64" (set "CXX=i++" set "CXXFLAGS=%HLS_CXX_FLAGS% -march=x86-64" set "LFLAGS=-o %TARGET%.exe") else if "%TARGET%" == "test-fpga-sim" (--+ "CVX=i+4" set "LFLAGS=-o %TARGET%.exe" else if "%TARGET%" == "test-fpga-sim" (set "CXX=i++" set "CXX=i++" else if "%TARGET%" == "test-fpga" (set "CXX=LAGS=%HLS_CXX_FLAGS% -march=Arria10 set "CXX=LAGS=%HLS_CXX_FLAGS% -march=Arria10 set "CXX=LAGS=*o %TARGET%" == "test-msvc" (set "CXX=LAGS=*o %TARGET%" == "test-msvc" (set "CXX=cl" set "CXT=CLAGS=/link ""/libpath:%HLS_INSTALL_DIR%¥include"" /nologo /EHsc /wd4068 /DWIN32 /MD" set "LFLAGS=/link ""/libpath:%HLS_INSTALL_DIR%¥include"" /nologo /EHsc /wd4068 /DWIN32 /MD" set "CXX=cl" set "CXX=cl" set "CXX=cl" == "clean" (del /S /F /Q test-msvc.exe test-fpga.exe test-fpga.prj test-x86-64.exe > NUL rmdir /S /Q test-fpga.prj > NUL soto:sof goto:eof else (goto usage : Replace "" with " in the flags et "CXXFLAGS=%CXXFLAGS:""="%" set

図 5-1-3-1 build.bat の一部



コマンド・プロンプトにおける入力方法は下記です。

build TARGET

TARGET には、実現したい機能を指定します。

<TARGET>

test-x86-64:	Emulation	
test-fpga:	Generation	
test-fpga-sim:	Verification	

E:¥ihc_work>build test-fpga-sim i++ -march=Arria10 --simulator modelsim -ghdl test.cpp test_tb.cpp -o test-fpg a-sim.exe

図 5-1-3-2 コマンド・プロンプトにおける記述例

5-2. インテル[®] HLS コンパイラの操作

インテル[®]HLS コンパイラの基本フローは下記です。



図 5-2-1 インテル[®] HLS コンパイラのフロー・イメージ図



本資料では、test_tb.cpp、test.cpp、build.bat にて @echo offset "SOURCE_FILES=test.cpp test_tb.cpp " で、す でに編集済みのため、下記工程のみを実施します。

- コンパイル · Emulation
- Verification
- 5-2-1. コンパイル · Emulation
 - (手順 1) 第 3-3 章 『事前準備 (環境変数の設定)』にて設定済みの ihc_setup.bat をダブルクリック、もしく は右クリック ➤ 管理者として実行を選択します。

必要な環境変数を設定し、コマンド・プロンプトが起動します。

(手順2) 下記コマンドを入力し、Enter キーを押します。

buid test-x86-64



図 5-2-1-1 build test-x86-64 の実行

下記コマンドが実行されます。

i++ -march=x86-64 test.cpp test_tb.cpp -o test-x86-64.exe

test_tb.cpp と test.cpp をコンパイルし、test-x86-64.exe を生成します。

生成された test-x86-64 を実行し、0x0 ~ 9x9 が実行され、結果を表示します。

ſ	1	ж	8	Ξ	56
	7	*	9		63
	8	*	0		0
	8	*			8
	8	*	2		16
	8	*	3		24
	8	*	4		32
	8	*	5		40
	8	*	6		48
	8	ж	7		56
	8	*	8		64
	8	*	9		72
	9	*	0		0
	9	*			9
	9	*	2		18
	9	*	3		27
	9	*	4		36
	9	ж	5		45
	9	*	6		54
	9	*	7		63
	9	*	8		72
	9	*	9		81
	F	in	ise	ed	test-x86-64.exe
	F	:¥	iha		work>

図 5-2-1-2 test-x86-64 の実行結果の表示



生成された .exe の実行結果より、動作に問題がないことを確認します。

5-2-2. RTL Simulation

第 5-2-1 『コンパイル ・ Emulation』にて動作に問題がなかったため、test.cpp を HDL 化し、main 関数か らテストベンチを生成し、RTL Simulation の実行まで行います。build.bat では、RTL Simulation 後に vsim コマン ドを実行し、ModelSim[®] を起動するようになっています。

(手順1) 下記コマンドを入力し、Enter キーを押します。

build test-fpga-sim

9 * 9 = 81 Finised test-x86-64.exe
E:¥ihc_work>build test-fpga-sim

図 5-2-2-1 build test-fpga-sim の実行

下記コマンドが実行されます。

i++ -march=Arria10 --simulator modelsim -ghdl test.cpp test_tb.cpp -o test-fpga-sim.exe

simulator modelsim:	シミュレータを ModelSim® に指定	
ghdl:	RTL Simulation の結果波形を wlf ファイルをして生成	



図 5-2-2-2 build test-fpga-sim の実行

Arria[®] 10 を対象にした test-fpga-sim.exe が生成されます。

生成された test-fpga-sim.exe を実行すると test.cpp を HDL、test_tb.cpp をテストベンチ化し、 ModelSim[®] にて RTL Simulation が実行され、結果をコマンド・プロンプトに表示します。



図 5-2-2-3 test-fpga-sim.exe の実行結果の表示

RTL Simulation 実行後に vsim コマンドを実行するため、ModelSim[®] が起動します。

· · ·
9 * 2 = 18
9 * 3 = 27
9 * 4 = 36
9 * 5 = 45
9 * 6 = 54
9 * 7 = 63
9 * 8 = 72
9 * 9 = 81
Finised test-fpga-sim.exe
Launch Modelsim
Please open the wlf on ModelSim
Reading D:/tools/Intel_FPGA/v171_Std/modelsim_ae/tcl/vsim/pref.tcl

図 5-2-2-4 ModelSim® - Intel FPGA Edition の起動コマンド

(手順2) 起動した ModelSim[®] にて生成された .wlf ファイルを開きます。

File ▶ Open を選択します。

ModelS	im - Int	tel FPGA Ec	lition 10.5b
File Edit	View	Compile	Simulate Ad
New		×	B (2)))
Open			
Load		۰,	
Close			

図 5-2-2-5 ModelSim File メニュー

(手順3) 下記 vsim.wlf を選択し、"Open" ボタンを押します。 ¥ihc_work¥test-fpga-sim.prj¥verification¥vsim.wlf





図 5-2-2-6 Open File ウィンドウ

(手順 4) test_inst を選択し、右クリック ▶ Add Wave を選択します。



図 5-2-2-7 結果波形の表示



5-2-3. 動作の確認

ハードウェアの動作を確認することでレジスタの制御手順を理解することができます。レジスタは下記生成フ ァイルにて確認できます。

¥ihc_work¥test-fpga-sim.prj¥components¥test¥test_csr.h

.csr.h 内の Register Address は byte 単位のアドレスになっています。各レジスタが 64bit のため 8 byte address にすると Register Address は 0x0、0x8、0x10・・・0x30 のように 8 ずつインクリメントしています。

64bit 単位の Address に変更すると 0x0、0x1、0x2、0x3、0x4、0x5、0x6 のように 1 ずつインクリメントします。 この、64bit 単位の Address を使用してレジスタにアクセスします。

	/* This head #ifndefTE: #defineTE: /************************************	er Tile desi ST_CSR_REGS, ST_CSR_REGS, o Summary	Cribes the CSR Slave for t	ne test component */
Address 0x0	/* Register Address	Access	Register Contents (64-bits)	Description
Address 0x1	0x0	R	{reserved[62:0], busy[0:0]}	Read the busy status of the component 0 - the component is ready to accept a new start 1 - the component cannot accept a new start
Address 0x2	0x8	W	<pre>{reserved[62:0], start[0:0]}</pre>	Write 1 to signal start to the component
/ ddi C35 0/2	0x10	R/W	<pre>{reserved[62:0], interrupt_enable[0:0]}</pre>	0 - Disable interrupt, 1 - Enable interrupt
Address 0x3	0x18	R/Wclr	{reserved[61:0], done[0:0], interrupt_status[0:0]}	Signals component completion done is read-only and interrupt_status is write 1 to clear
Address 0x4	0x20	R	<pre>{reserved[31:0], returndata[31:0]}</pre>	Return data
	0x28	R/W	{reserved[31:0], a[31:0]}	Argument a
Address 0x5	0x30	R/W	<pre>{reserved[31:0],</pre>	Argument b
Address 0x6	NOTE: Writes bits w // /*********************************	to reserve ill return o Address Maci	d bits will be ignored and undefined values. ************************************	reads from reserved
	/*********** /* Byte Addro #define TEST	esses */ _CSR_BUSY_RI	EG (0x0)	**************************

図 5-2-3-1 test_csr.h

RTL Simulation の結果と上記 test_csr.h を使用し、動作を確認していきます。バスの Radix は Unsigned にしています。



€ •	Msgs										
resetn dock avs_cra_write avs_cra_address avs_cra_address avs_cra_address	St0 St0 St0 x x			<u>13 15</u> 10	1. 1.6]1]1		nn	nn T	 3	nn
 avs_cra_byteenable avs_cra_read avs_cra_readdata done_irq 	x St0 O St0	0	(1	χ ₁ χ ₂	5 <u>)</u> 0	1	j				χo

図 5-2-3-2 RTL Simulation 結果1

図 5-2-3-2 RTL Simulation 結果1 では、下記順番で Write を実施しています。

表 5-2-3-1 Write シーケンス

64bit 単位 Address		writedate	byteenable	概要
0x2	Interrupt	0x1	0x1	Interrupt を Enable
0x3	Interrupt Status を Clear	0x1	0x1	Interrupt を Clear
0x5	Argument a	0x0	0x15	Argument a に 32bit の 0 を Write
0х6	Argument b	0x0	0x15	Argument b に 32bit の 0 を Write
0x1	Start	0x1	0x1	Start

図 5-2-3-2 RTL Simulation 結果1 では、下記順番で read を実施しています。

表 5-2-3-2 Read シーケンス

64bit 単位 Address		byteenable	概要
0x4	Return Data	0x1	Return data $ {\cal O} $ Read
			readdata に結果が表示
0x3	done	0x1	Done

図 5-2-3-2 RTL Simulation 結果1の流れは、下記の通りです。

- 1. Interrupt を Enable (0x2 に 0x1)
- 2. Interrupt Status を Clear (0x3 に 0x1)
- 3. Argument a $(\Box Write (0x5 (\Box 0)))$
- 4. Argument b \square Write (0x6 \square 0)
- 5. Start を Write (0x1 に 0x1)
- 6. Return Data (0x4)
 - readdata に結果(0)を表示
- 7. done (0x3)を Read



図 5-2-3-3 RTL Simulation 結果1

上記レジスタの制御にて Argument a、b にデータを Write し、Return Data より結果が返る手順になります。

続いて結果を確認していきます。a×bを HDL 化し、実行した結果を main 関数に戻す結果では、0x0、0x1、 0x2 ・・・ が期待通りの動作になっていることを確認できます。

Run test-fpga-sim.exe to execute the test.
0 * 0 = 0
0 * 1 = 0
0 * 2 = 0
0 * 3 = 0
0 * 4 = 0
0 * 5 = 0
0 * 6 = 0
0 * 7 = 0
0 * 8 = 0

図 5-2-3-4 HDL 化後の実行結果



しかし、ModelSim[®] - Intel[®] FPGA Edition にて波形結果を確認すると Argument a (0x5)の Writedata が 152316720185344 などの値になっています。



図 5-2-3-5 a×b=0×1 の波形結果

Memory Map にある通り、Argument a や Argument b は 32bit 幅です。上位 bit は無視できます。下位 32bit が実際に使用されるデータです。

Register	Access	Register Contents	Description		
Address		(64-bits)			
0x0	R	{reserved[62:0], busy[0:0]}	Read the busy status of the component 0 - the component is ready to accept a new start 1 - the component cannot accept a new start		
0x8	W	<pre>{reserved[62:0], start[0:0]}</pre>	Write 1 to signal start to the component		
0x10	R/W	<pre>{reserved[62:0], interrupt_enable[0:0]}</pre>	0 - Disable interrupt, 1 - Enable interrupt		
0x18	R/Wclr	<pre>{reserved[61:0],</pre>	signals component completion done is read-only and interrupt_status is write 1 to clear		
0x20	R	<pre>{reserved[31:0], returndata[31:0]}</pre>	Return data		
0x28	R/W	{reserved[31:0], a[31:0]}	Argument a		
0x30	R/W	{reserved[31:0], b[31:0]}	Argument b		

図 5-2-3-6 test_csr.h

改めて writedata を見てみると下位 32bit は "00000000" になっているため、期待どおりの動作になっています。



図 5-2-3-7 writedata 下位 32bit 拡大表示

0x0、0x1 ・・・ 9x8、9x9 が期待通りの結果になっていることを確認できます。



図 5-2-3-8 RTL Simulation 結果波形

RTL Simulation により、HDL に問題ないことが確認できました。

5-2-4. 生成されるフォルダとファイル

test-fpga や test-fpga-sim を実行すると対象のコンポーネントが HDL 化されます。生成されるフォルダ構成 は下記です。

test-fpga-sim.prj

- components: 生成された HDL ファイル
 ∟ test: Platform Designer システムに読み込む際に必要なファイル
 ∟ quartus: コンパイルされた Quartus[®] Project
- ∟ reports: 各種レポート
- ∟ verifications: テストベンチとスクリプト・ファイルを保存



図 5-2-4-1 ihc_work フォルダ

● components フォルダ

生成された HDL ファイルを含みます。

Platform Designer システムに取り込む際に必要なファイルー式が格納されています。



図 5-2-4-2 components フォルダ



● quartus フォルダ

test.cpp を最上位階層とした HDL を使用し Quartus[®] Prime にて一度コンパイルを実施しています。 その際に使用した Quartus[®] Prime のプロジェクトに関係するファイルー式が格納されています。



図 5-2-4-3 quartus フォルダ

● reports フォルダ

Quartus[®] Prime にてコンパイルした際のレポートが格納されています。

report.html では、

- Summary

指定したデバイスやコマンド、Fmax やリソース見積もり結果

- Loops analysis

ループのパイプライン化、ボトルネック

- Area analysis of system

システムに必要な機能ごとのリソース見積もり数

- Area analysis of source

各ブロックのリソース見積もり数

- Component viewer

生成されたシステムのグラフィカル表示

- Component memory viewer

コンポーネント内のメモリ情報

- Verification statistics

レイテンシ

が確認できます。





길 lib	
💿 report.html	
test_fpga_sim.aoco	

図 5-2-4-5 reports フォルダ

● verification フォルダ

ModelSim[®]で使用されたファイルやシミュレーション結果波形(.wlf)が格納されています。



図 5-2-4-6 verification フォルダ

6. <u>Quartus[®] Prime の操作</u>

Quartus[®] Prime の操作に関して説明します。

6-1. Quartus[®] Project の概要

本資料では、Cyclone[®] V E FPGA 開発キットを対象にしたピン配置などの設定を行った Quartus[®] Prime のプロ ジェクト・ファイル(top.qpf)をすでに用意しています。

Project Navigator	A Hierarchy	▼ < ₽ ×	\bigcirc	Compilation Report - top	•	top.v	×
	Entity:Instance	e	8	🕅 📅 💷 🖻 🖻 🕲 🕱 🖾 🧮		1944	
Cyclone V: SCEFA7	F3117		1 2 3 4 5 6 7 8 9 10 11 12 13	<pre>Biodule top (input clk, // Input clock 50MHz input rst, // Low Active reset output [3:0] LED); inos_sys nios_sys_inst (.clk_clk (clk), // clk.clk .reset_reset_n (rst), // reset.reset, .led_external_connection_export (LED) // endmodule</pre>	et_n / led_external	_connection.export	

図 6-1-1 top.qpf

また、Platform Designer システムでは、すでに HDL 化した test component を接続したシステムを用意して います。実装されているコンポーネントは下記です。

Clock Source

Platform Designer システムで使用する 50MHz のクロックを定義しています。

- Nios[®] II Processor
- On-Chip Memory
- JTAG UART

ソース・ファイル内で printf 実行時に Nios[®] II SBT のコンソール上に表示させるために使用しています。

• PIO

Cyclone[®] V E FPGA 開発キット上の LED を動作させるために使用しています。

• test

インテル[®] HLS コンパイラにて HDL 化されたコンポーネントです。

lon	Connections	Name	Description	Export	Clock	Base	End	IBO	Tax
100	Controctions	E clk 50mbz	Clock Source			0000	Citis .	D OS	19
N.	D	ck in	Glock Input	clk	exported				
	0-0	cik_in recet	Perat Input	racat	exporteo				
	<u> </u>	ckjigeser	Clock Output	Dauble cellick to erough	clk 50mbz				
		ck reset	Beset Output	Double which to export	SIN_OUTINE				
			Nigs II Processor	a promote stress for support					
Lan.		ck	Glock Input	Double-click to expert	clk 50mhz				
		reset	Beset Input	Double-click to export	[ck]				
		data master	Avalon Memory Mapped Master	Double-click to export	[ek]				
		instruction master	Avalon Memory Mapped Master	Double-click to export	[c]k]				
		ira	Interrupt Beceiver	Double-click to eroort	[c]k]		TRO 0		
		debug reset request	Reset Output	Double-click to export	[c]k]				
		debug mem slave	Avalon Memory Mapped Slave	Bouble-click to export	[ck]	# 0x8800	0x8fff		
		custom instruction m	Custom Instruction Master	Double-click to export			100100		
		Bocram	On-Chip Memory (BAM or BOM)	in a second second second second second					
-	• • •	ckl	Clock Input	Double-click to export	clk 50mhz				
		sl	Avaion Memory Mapped Slave	Double-click to export	[c]k1]	0×4000	0×7fff		
	• • • •	reset1	Reset Input	Double-click to export	[c]k1]		10000		
1		🖂 itag uart	JTAG UART						
happent :	+ + + ;	ck	Clock Input	Double-click to export	clk 50mhz				
		reset	Reset Input	Double-click to export	[clk]				
	• • • • • • • • • • • • • • • • • • • •	avalon itag slave	Avaion Memory Mapped Slave	Double-click to export	[clk]	# 0x9040	0×9047		
			Interrupt Constan	Pouble-click to export	[clk]			一向	
V		🗉 🛄 test_his	test	5		1	6		
	• • • • • • • • • • • • • • • • • • •	avs_cra	Avalon Memory Mapped Slave	Jouble click to export	[clock]	# 0x9000	0×903f		
	• • • • • • • • •	clock	Clock Input	bouble click to export	clk_50mhz				
		irq	Interrupt Sender	Jouble clink to export	[clock])—d	
	• • •	reset	Reset Input	Jouble-click to export	[clock]				
1	-	🖂 led	PIO (Parailel I/O)						
	• • •	clk	Clock Input	Double-click to export	clk_50mhz				
	+ + + + + + + + + + + + + + + + + + +	reset	Reset Input	Double-click to export	[clk]				
	• •	12	Avaion Memory Mapped Slave	Double-click to export	[clk]	# 0x0000	0×000f		
	0.0	external connection	Conduit	led external connection					

図 6-1-2 nios_sys.qsys

6-2. Quartus[®] Prime の操作

Quartus[®] Prime の基本フローは下記です。



図 6-2-1 Quartus[®] Prime 操作フロー・イメージ

本資料では、Quartus[®] Prime のプロジェクトを用意済みのため、

- 1. HDL をコピー
- 2. Quartus[®] Prime のプロジェクトを開く
- 3. Platform Designer システムの完成

貼り付け先フォルダ:

- 4. コンパイル
- 5. 書き込み

```
を行います。
```

(手順 1) 第 5-2-2 章 『RTL Simulation』にて実行した際に生成された下記フォルダをコピーし、Quartus[®] Prime の Project フォルダに貼り付けます。

コピーするフォルダ: ¥ihc_work¥test-fpga-sim.prj¥components¥test

¥ihc_work¥quartus_project



図 6-2-2 test フォルダの貼り付け

test フォルダを Quartus[®] Prime のプロジェクト・フォルダに用意することで、Platform Designer シス テム内で Custom Component として呼び出すことができます。

(手順 2) Quartus[®] Prime を起動します。





(手順 5) nios_sys.qsys を選択し、"開く" ボタンを押します。

🕕 quartus_proje	ot 🔹 🚽 🗊 🖡	≫
] .qsys_edit		
鷆 db		
)) software		
鷆 test		
📄 nios_sys.qsy	rs	
ファイル:名(N):	nios sysigsys	開((0)
ファイルのタイプ(T):	Platform Designer Suntam Eiles (* asus)	
27.0602123.04	riatiorm besigner bystem rilles (*.dsys)	▼ 4x/H

☑ 6-2-3 Platform Designer

すでに HDL 化した component test を接続した Platform Designer システムが開きます。

Use	Connections	Name	Description	Export	Clock	Base	End	IRQ
	,	ck_in ck_in ck_in ck_in_reset ck	Clock Source Clock Input Reset Input Clock Output	clk reset Double-click to export	exported ck_50mhz			
		< clk.reset clk clk reset data_master instruction_master	Reset Output Nios II Processor Clock Input Reset Irput Avalon Memory Mapped Master Avalon Memory Mapped Master	Double-click to export Double-click to export Double-click to export Double-click to export Double-click to export	c lk_60mhz [clk] [clk] [clk]			
V	*****	 irq debug_reset_request debug_mem_slave custom_instruction_m ocram 	Interrupt Receiver Reset Output Avalon Memory Mapped Slave Custom Instruction Master On-Chip Memory (RAM or ROM)	Double-click to export Double-click to export Double-click to export Double-click to export	(ck) [ck] [ck]	IRD (0x8fff	
		♦ clk1 ♦ sl ♦ reset1	Clock Input Avaion Memory Mapped Slave Reset Input	Double-click to export Double-click to export Double-click to export	cik_60mhz [cik1] [cik1]	= 0×4000	0×7fff	
V		 itag_uart clk reset avalon_jtag_slave 	JTAG UART Clock Input Reset Input Avaion Memory Mapped Slave	Double-click to export Double-click to export Double-click to export	clk_50mhz [clk] [clk] [clk]	# 0×3040	0×9047	-6
V		🗉 🛄 test_his	test	Some the to export	D-INJ			e
		evs_cra clock inq reset	Avalon Memory Mapped Slave Clock Input Interrupt Sender Reset Input	Touble-click to export Touble-click to export Touble-click to export Touble-click to export	(clock) clk_60mhz (clock) (clock)	# 0x3000	0×903f	<u>_</u>
4		led clk reset s1 external connection	P10 (Parallel I/O) Clock Input Reset Input Avalon Memory Mapped Slave Constit	Double-click to export Double-click to export Double-click to export	clk_50mhz [clk] [clk]	# 0×0000	0×000f	

図 6-2-4 nios_sys のシステム



なお、Quartus[®] Prime のプロジェクト・フォルダに test フォルダを貼り付けたことで、Platform Designer 内の IP Catalog に HLS ▶ test が認識されています。



図 6-2-5 Platform Designer 内の IP Catalog

(手順 6) "Generate HDL" ボタンを押し、言語を選択後 "Generate" ボタンを押します。

本資料では、Synthesis 用に Verilog を選択しています。

Generation								
Synthesis								
Synthesis files are used to comp	pile the system in a Quartus project.							
Create HDL design files for synthesis: Veril								
Create timing and resource	estimates for third-party EDA synthesis tools.							
Create block symbol file (bs	f)							
Simulation								
The simulation model contains e	enerated HDL files for the simulator, and may include simulation-only features.							
Simulation scripts for this comp	onent will be generated in a vendor-specific sub-directory in the specified output directory.							
Follow the guidance in the gener and ip-make-simscript comman	rated simulation scripts about how to structure your design's simulation scripts and how to use the <i>ip-setup-simulation</i> d-line utilities to compile all of the files needed for simulating all of the IP in your design.							
Create simulation model:	None 👻							
* Output Directory								
Path:	E./ihc_work/quartus_project/hios_sys							
	Generate							

図 6-2-6 Generate

ファイルの生成後、"Close" ボタンを押し、"Finish" ボタンを押して Platform Designer を閉じます。



図 6-2-7 Generate Completed



(手順 7) ピン配置などの制約はすべて終了しているため、Start Compilation アイコン P を押し、コンパイ ルを実行します。マシン・スペックに依存しますが、コンパイルは、約10分程度かかります。

🕥 Qı	uartus Prime Standard Edition - E:/ihc_work/quar	tus_project/top -	top		
File	Edit View Project Assignments Processing	Tools Window	/ Help		
	★ 🛛 ⊬ 🗅 🛍 🏷 ୯ 🛛 top	-	/ * * * * * * * *	S & & 🔀 🤜	
Project	Navigator A Hierarchy	▼⊂∎₽×	Compilation	Report - top	
	Entity:Instance		Table of Contents 🗍 🗗	TimeQuest Timing Anal	yzer Summary
A) Cy	clone V: 5CEFA7F31I7		Flow Summary	< <filter>></filter>	
 ► Ega Tasks 	" " Compilation	• =	Flow Settings Flow Non-Default Global Sett Flow Elapsed Time Flow Cog Flow Os Summary Flow Log Flow Log Flow Log Flow Address Synthesis Fitter Flow Messages Flow Suppressed Messages	Quartus Prime Version Timing Analyzer Revision Name Device Family Device Name Timing Models Delay Model Rise/Fall Delays	Version 17.1.1 Internal Build 593 TimeQuest top Cyclone V SCEFA7F3117 Final Combined Enabled
	Task	Time	TimeQuest Timing Analyzer		
-	Compile Design	00:09:33			
-	🖻 🕨 Analysis & Synthesis	00:02:18			
•	Fitter (Place & Route)	00:06:34			
1	Assembler (Generate programming files)	00:00:17			
-	TimeQuest Timing Analysis	00:00:24			
	EDA Netlist Writer				
	Edit Settings				
	Program Device (Open Programmer)				

図 6-2-8 Quartus[®] Prime におけるコンパイル終了

TimeQuest Timing Analyzer にて Error が発生していますが、入出力ピンに対してタイミング制約を行っていないためです。本資料では内部動作周波数が 50MHz を達成しているため、無視しています。

(手順 8) Cyclone[®] V E FPGA 開発キット上の Cyclone[®] V E にデータを書き込む準備を行います。

Cyclone[®] V E FPGA 開発キットと電源ケーブル、Embedded USB-Blaster II ケーブルを接続し、基板に 電源を入れます。

- (手順9) 💌 アイコンを押し、Programmer を起動します。
- (手順 10) Hardware Setup... ボタンを押し、[Hardware Settings] タブにて Available hardware items から ケーブルを選択し、"Close" ボタンを押します。
- (手順 11) detect ボタンを押し、JTAG Chain 上のデバイスを認識させます。

Cyclone[®] V E FPGA 開発キットのデフォルト状態では、Cyclone[®] V E と MAX[®] V が JTAG Chain 上に 接続されています。





図 6-2-9 Auto Detect の結果

(手順 12) Cyclone[®] V E を選択し、 Change File... ボタンを押します。

(手順13) ¥ihc_work¥quartus_project¥output_files¥top.sof ファイルを選択し、"Open" ボタンを押します。

(手順 14) Program/Configure に ✔ を入れ、 Start ボタンを押し、書き込みを実行します。

File	Device	Checksum	<u>Usercod</u> e	Program/ Configure	Verify	Blank- Check	Examine	Security Bit	Erase	ISP CLAMP
output_files/top.sof	5CEFA7F31	01BC6467	01BC6467							
<none></none>	5M2210Z	00000000	00000000						西	
<none></none>	CFI_512Mb					(77)				
	CTL C	1.2546								
	Cri_s	12140								
		†								
		ا س								

図 6-2-10 書き込み実施

上記手順により、Nios®IIを含むデザインが Cyclone®VE に書き込まれ、動作を開始しています。

第 7 章『Nios[®] II SBT の操作』により Nios[®] II 用のソフトウェアを動作させ、HDL 化したシステム全体の動作 結果を確認します。



7. Nios[®] II SBT の操作

Nios[®] II SBT の操作に関して説明します。

7-1. ソフトウェア・プログラム概要(test.c)

Cyclone[®] V E に実装した Embedded Processor である Nios[®] II 用のソフトウェア・プログラム(test.c)を

¥ihc_work¥quartus_project¥software に用意しています。



図 7-1-1 Nios[®] II 用ソフトウェア・プログラム test.c

test.c では、第 5-2-3 章 『動作の確認』にて確認した通り、レジスタを制御することで test コンポーネント へのアクセスを行っています。

- 24 行目: Interrupt を Enable (TEST_CSR_INTERRUPT_ENABLE_REG に 0x1)
- 25 行目: Interrupt Status を Clear (TEST_CSR_INTERRUPT_STATUS_REG に 0x1)
- 30 行目: Argument a に Write (TEST_CSR_ARG_A_REG)
- 31 行目: Argument b に Write (TEST_CSR_ARG_B_REG)
- 35 行目: Start を Write (TEST_CSR_START_REG に 0x1)
- 39 行目: Return Data (TEST_CSR_RETRURNDATA_REG)



7-2. Nios® II SBT の操作

Nios[®] II SBT の基本フローは下記です。



図 7-2-1 Nios® II SBT のフロー・イメージ

上記に従って操作説明します。

(手順1) Nios[®] II SBT を起動します。



図 7-2-2 スタート・メニュー

(手順2) 下記フォルダを選択し、"OK" ボタンを押します。

¥ihc_work¥quartus_project¥software

Workspace Launcher	
Select a workspace	
Eclipse stores your projects in a folder called a workspace.	
Choose a workspace folder to use for this session.	
Workspace: E:¥ihc_work¥quartus_project¥software	Browse
I se this as the default and do not ask again	
	OK Cancel

図 7-2-3 Workspace の選択



(手順 3) File ➤ New ➤ Nios II Application and BSP from Template を選択します。

🖨 Nios II - Eclipse		
File Edit Navigate Search	Project Run Nios I	II Window Help
New	Alt+Shift+N ▸	Nios II Application and BSP from Template
Open File		Nios II Application
Close	Ctrl+W	Nios II Board Support Package
Cloco All	Ctrl i Chift i W	Nios II Library

図 7-2-4 File メニュー

(手順4) 下記4項目を指定し、"Finish" ボタンを押します。

- SOPC Information File name: ¥ihc_work¥quartus_project¥nios_sys.sopcinfo
- CPU name: nios2
- Project name: 任意

図 7-2-5 例では、nios_soft

Templates: Blank Project

Nios II Application and BSP from Template	- • •
Nios II Software Examples	
Create a new application and board support package based on a software example template	
Target hardware information SOPC Information File name: E:#lhc_work#quartus_project#nios_sys.sopcinfo CPU name: nios2 Application project Project name: nios_soft V Use default location Project location: E:#lhc_work#quartus_project#software#nios_soft Project template Template description Blank Project Template Count Binary Float2 GCC Float2 CCC Float2 SCC Float3 cocc Float4 proformance Hello Freestanding Hello Freestanding Hello Stroating system. To use a BSP based on a different operating system. To use a BSP based on a different operating system, click Next and select the BSP from	
? < Back Next > Finish	Cancel

☑ 7-2-5 Nios II Application and BSP from Template



(手順 5) エクスプローラを開き、E:¥ihc_work¥quartus_project¥software¥test.c をドラッグし、Nios® II SBT 上の nios_soft フォルダにドロップします。



図 7-2-6 test.c のドラッグ & ドロップ

Copy files にチェックを入れ、"OK" ボタンを押します。

C File Operation	×
Select how files should be imported into the p	roject:
Copy files	
Link to files	
Create link locations relative to:	PROJECT_LOC +
Configure Drag and Drop Settings	
? ОК	Cancel

図 7-2-7 File Operation

プロジェクト nios_soft に test.c が反映されます。



図 7-2-8 nios_soft



(手順 6) nios_soft_bsp を右クリックし、Nios II ➤ BSP Editor を選択します。

Profile As Restore from Local History	29 **** Clean-only build of Lean		
Nios II	•	Nios II Command Shell	
Run C/C++ Code Analysis	_	Generate BSP	
Team	→ []	BSP Editor	
Compare With	•	Flash Programmer	



- (手順7) [Main] タブにて下記項目を指定します。
 - stdout: jtag_uart

enable_small_c_library: <a>

enable_reduced_device_drivers:
✓

それ以外はデフォルト

BSP Editor - settings.bsp File Edit Tools Help		
Main Software Packages Drivers Linker Script Enable File G	eneration Target BSP Directory	
SOPC Information file:\.\pios_sys.sopcinfo CPU name: nios2 Operating system: Altera HAL BSP target directory: E:\/hc_work\quartus_project\software	Version: default ▼ :\pios_soft_bsp	
	hal sys_clk_timer: timestamp_timer: stdin: stdout: stdout: stderr: @ enable_small_c_library @ enable_gprof @ enable_gprof @ enable_reduced_device_drivers @ enable_sim_optimize hal.linker @ enable_exception_stack	none • none • jtag_uart • jtag_uart • jtag_uart •

図 7-2-10 Main タブ

(手順 8) [Linker Script] タブにて Linker Region Name などが ocram になっている確認します。

Main Software Packages Drivers Linker S	Cript Enable File Generation Target BSP Direct	tory
Linker Section Mappings		
Linker Section Name	Linker Region Name	Memory Device Name
.bss	ocram	ocram
.entry	reset	ocram
exceptions	ocram	ocram
.heap	ocram	ocram
rodata	ocram	ocram
.rwdata	ocram	ocram
stack	ocram	ocram
.text	ocram	ocram

図 7-2-11 Linker Script タブ

(手順 9) "Generate" ボタンを押し、Generate 終了後、"Exit" ボタンを押して BSP Editor を閉じます。

(手順 10) nios_soft を右クリックし、Build Project を選択し、Build を実行します。



図 7-2-12 Build Project

(手順 11) nios_soft を右クリックし、Run As > 3 Nios II Hardware を選択します。

Show in Remote Systems view Profiling Tools	F	
Run As	🕨 🔺 1 Lauterbach ISS	
Debug As	2 Local C/C++ Application	n
Profile As	3 Nios II Hardware	
Restore from Local History	🔯 4 Nios II ModelSim	
Nios II	Run Configurations	





Nios II Console 上に Hello from Nios II が表示され、0×0 から 9×9 まで演算結果が表示され finish!! が表示され、Nios® II プログラムが終了します。

	🖹 Problems 🙇 Tasks 📮 Console 🛗 Nios II Console 🔀		
	nios_soft Nios II Hardware configuration - cable: USB-BlasterII on localhos		
	9 × 7 is 63 жанарынанынанынанынанынанынанынанынанынан		
🖹 Problems 🧔 Tasks 📮 Console 🛗 Nios II Console 🕱 🔲	case 9 × 8		
nine soft Nine II Hardware configuration cable: USB Blasteril on localhost (US	******		
nios_solt nios in hardware comiguration - cable, 030-blasterii on localitost [03	before write a is 9, b is /		
Hello from Nios II	after write a is 9, b is 8		
*****	return data is 72		
	9 x 8 is 72		
************************************	****		
Defore write a is 0, D is 0	*****		
after write a is u, d is u	case 9 × 9		
and the state of t	******		
return data is u	before write a is 9, b is 8		
0 x 0 is 0	after write a is 9, b is 9		
******	return data is 81		

case 0 x 1	9 x 9 is 81		
******	******		
before write a is 0, b is 0	finish!!		

図 7-2-14 Nios II の処理結果

実行後、Terminate and Remove Launch ボタンを押します。



図 7-2-15 Terminate and Remove Launch

以上で一連の操作手順は終了です。



<u> 改版履歴</u>

Revision	年月	概要
1	2018 年 4 月	初版
2	2018 年 9 月	誤記訂正
		•Page.12
		誤)"SOURCE_FILEStest.cpp test_tb.cpp" set "HLS_CXX_FLAG="
		正)"SOURCE_FILES=test.cpp test_tb.cpp "set "HLS_CXX_FLAG="
		•Page.14
		誤)"SOURCE_FILEStest.cpp test_tb.cpp" および built test-x86-64
		正)"SOURCE_FILES=test.cpp test_tb.cpp " および build test-x86-64
		•Page.18
		誤)¥ihc_work¥test-fpga-sim.prj¥components¥test¥test.csr.h
		正)¥ihc_work¥test-fpga-sim.prj¥components¥test¥test_csr.h
		•Page.37
		誤)[Linker] タブ
		正)[Linker Script] タブ

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社マクニカ アルティマ カンパニー https://www.alt.macnica.co.jp/ 技術情報サイト アルティマ技術データベース http://www.alt.macnica.co.jp/
- 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。

.....