説明

この「Nios® II はじめてガイド」シリーズは、Nios®  II プロセッサをはじめて使用するユーザ向けの資料です。

Platform Designer には標準で Avalon® I2C (Master) Core が準備されており、この IP コアは Nios® II による制御で I2C 通信を行う事ができます。

この IP コアは、デフォルトでは Avalon® Memory Mapped Interface (Avalon®-MM) ポートと接続し、データも含めレジスタ操作で通信をするように実装されますが、送受信データを Avalon® Streaming Interface (Avalon®-ST) で入出力する事ができ、その Avalon®-ST ポートに DMA や FIFO 等を接続する事で、Nios® II によるレジスタ操作を最小限に抑えた制御が可能です。本資料では、その手法について説明しています。

資料

nios2_i2c_master_v171_r1__1.pdf

ツール・バージョン：Ver 17.1 向け

サンプル・ファイル

i2c_master_sample__1.zip

ツール・バージョン：Ver 17.1 向けサンプル・デザインとサンプル・コード

サンプル・ファイルには、FPGA デザイン（QAR ファイル）とソース・コード（C ファイル）が含まれています。

【FAQ】 Intel：QAR ファイルは、何のためのファイルですか？

おすすめ記事/資料はこちら

Nios® II 関連の記事や資料
インテル® FPGA の開発フロー／FPGA トップページ

おすすめ FAQ はこちら

Nios® II 関連の FAQ
インテル® FPGA 関連の FAQ

おすすめセミナー/ワークショップはこちら

Nios® II入門編トライアル・コース ＜無料＞ 
カスタムマイコン設計トライアル　～MAX® 10 FPGA を使った組込み設計を体感！～ ＜無料＞