背景

電圧レギュレータといえば、スイッチング方式が登場する数十年前まではリニア方式しかありませんでした。当時は、ロジック IC の電源電圧も現在に比べて高く、電源電流も少なかったという背景もありました。

ロジック IC の電源電圧は、1960 年代に 5 V 電源が誕生してからかなり長い間標準電源として用いられてきました。その後、LSI の高集積化により回路が複雑化し、より多くの電源電流が必要となり、並行して、半導体プロセスの微細化により、低電圧でも性能が得られることと、半導体の耐圧が低くなったという両方の理由により電源電圧が低くなってきました。以前の 5 V から 3.3 V に、さらに 2.5 V、1.8 V、...と下がり、現在では 1 V 付近まで低下してきました。

リニア方式レギュレータの電力効率

回路用の電源は電圧の低下と電流の増加という傾向に進んでいますが、これはリニア方式のレギュレータ（特にシリーズドロップ型）にとっては好ましくありません。例えば、5 V/2 A と 2.5 V/4 A の同じ 10 W の電源を考えてみます。レギュレータの入力と出力の電圧の差を両者とも 3 V とすると、5 V 電源では 3 V×2 A の 6 W の損失が生じます。すなわち、16 W の入力に対して、10 W の出力なので、効率は 62.5 ％ です。2.5 V 電源では、損失が 3 V×4 A で 12 W となり、効率は 22 W に対して 10 W なので、45 ％ に低下します。

とはいっても、回路構成が簡単で雑音の発生が少ないという利点もあるので、限られた範囲で現在でも用いられています。

シリーズドロップ型

リニア方式の代表的なものが、このシリーズドロップ型です。図1にその等価回路を示します。

出力電圧を抵抗 R1 と R2 とで分圧し、差動増幅回路で基準電圧 VR と比較して、P-MOS トランジスタを制御します。この差動増幅器は、オペアンプと同様の回路です。増幅回路と P-MOS トランジスタとの組み合わせは、図2 のように大きな出力電流を持つ差動増幅回路と書き換えることができます。トランジスタが反転増幅回路なので、差動増幅回路の入力の符号が入れ代わっていることに注意してください。

この増幅回路を用いて、図1 を書き換えると、図3 のようになります。同図の「入力電源 VIN」は、この回路の電源で「基準電圧VR」が入力の非反転増幅回路です。

基準電圧 VR を抵抗 R1、R2 による帰還回路で増幅する回路なので、出力電圧 VOUT は、VOUT＝(1＋R1÷R2)×VR となります。基準電圧 VR は、バンドギャップ・リファレンス（BGR 脚注1）がよく用いられ、一般に 1.25 V です。
回路は、基本的にオペアンプと同じ特性を持っています。出力電圧 VOUT の式には入力電源 VIN が含まれませんが、オペアンプの電源電圧除去比（VSRR：Voltage Supply Rejection Ratio）として現れます。VSRR は、低い周波数成分は十分に抑圧できます（抑圧比をリプル除去率といいます）が、高い周波数成分に対しては増幅器のゲインが低下するため、除去率が低下して出力にリップルが現れます。この高周波のリプル除去のため、出力に LC または CR のリプルフィルタが必要になることもあります。
出力電圧の検出方法については、『特別号：ケルビン接続』もご覧ください。
なお、基本的に出力電流は、掃き出しの一方向なので、例えば、終端抵抗用の電源として用いる場合には、双方向（バイポーラ）とうたっているものを使う必要があります。

3端子レギュレータ

図3 の R1 と R2 とをよく用いられる電圧用に設定して IC に内蔵することよって、入力、出力と GND の 3端子でレギュレータが実現できます。3端子ならば、トランジスタと同じパッケージを用いることができるため、手軽に用いられてきました。3端子レギュレータの GND 端子を調整端子として用いる、可変3端子レギュレータタイプもあります。

シャント型

図4 にシャント型の等価回路を示します。シリーズドロップ型と同様に、出力電圧を抵抗で分圧して VR と比較して N-MOS トランジスタの電流を制御します。シャント型は必要端子が 3本しか必要ないので、実際の製品は 3端子がほとんどです。

脚注1
シリコンのバンドギャップエネルギーに起因した回路で、ダイオードの温度係数とバンドギャップ電圧との温度係数が逆であることを用いて、温度に対する変化がほぼゼロとなるように設計された基準電圧回路です。