Site Search

Intel:Qsys で Altera Serial Flash Controller を使用してコンフィギュレーション・デバイス(EPCQ/EPCS)にアクセスしています。TimeQuest タイミング・アナライザでタイミング解析することはできますか?

Platform designerIP

TimeQuest の MTBF レポートの見方を教えてください。

Timing constraints/analysis

Quartus II v14.1 で TimeQuest Timing Analyzer Wizard は使用できますか?

Quartus II v14.0 で TimeQuest Timing Analyzer Wizard を利用する方法を教えてください。

TimeQuest Timing Analyzer で False Path の設定をしたいのですが、ノードごとに設定するのは面倒な為、一括してfalse_path を掛けたいのですが、どの様に記述すればいいですか?

Timing constraints/analysis

Use the Timequest Timing Analyzer. If there are two clocks (CLK_A, CLK_B) and they are asynchronous, how do I write SDC to ignore the asynchronous path between CLK_A and CLK_B during timing verification?

Timing constraints/analysis

Timequest Timing Analyzer で、Delete Timing Netlist とはどのような機能ですか?

Timing constraints/analysis

What is the Reset Design feature in the Timequest Timing Analyzer?

Timing constraints/analysis

Altera®:TimeQuest Timing Analyzer でタイミング検証を行った結果、レポートの Unconstrained Paths が赤い表示になりました。解決する方法はありますか?

Quartus PrimeTiming Constraints/Analysis

Intel:TimeQuest で非同期信号やテスト回路などタイミング解析を行わなくて良い信号についてはどのように定義すれば良いですか?

Quartus PrimeTiming Constraints/Analysis

Intel:TimeQuest のレポート表示で、「End Point TNS」 という項目は何を意味しているのでしょうか?

Quartus PrimeTiming Constraints/Analysis

Intel: What kind of analysis does the TimeQuest Timing Analyzer perform if I don't define any clocks?

Quartus PrimeTiming Constraints/Analysis

Intel: What is the command "derive_pll_clocks" used in the TimeQuest Timing Analyzer?

Quartus PrimeTiming Constraints/Analysis

Timing Analyzer (Classic および TimeQuest) で、遅延の最小値 (minimum)、標準値 (typical)、最大値 (maximum) を解析することはできますか?

Quartus PrimeTiming Constraints/Analysis

Altera®:非同期リセットを同期回路に使用する際、注意点はありますか?

Intel: I started the Name Finder in the SDC editor and pressed the List button, but Error: TimeQuest Timing Analyzer is currently unavailable is displayed and the signal name is not displayed. How can I make it visible?

Quartus PrimeTiming Constraints/Analysis

I want to use the TimeQuest Timing Analyzer, but I'm not sure how to write the SDC. Do you have a description example?

Quartus PrimeTiming Constraints/Analysis

When I run the Altera® TimeQuest Timing Analyzer and compile, I get the following critical warning. What should I do?

Quartus PrimeTiming Constraints/Analysis

The TimeQuest Timing Analyzer outputs the following message: Please tell me how to avoid this.

Timing constraints/analysis

PLL の出力を直接 I/O ピンに接続しています。クロック出力のため、set_output_delay の制約をかけることができません。TimeQuest でクロック出力の遅延値が知りたいのですが、どうすれば確認できますか?

Quartus Primeタイミング制約/解析クロック/PLL

TimeQuest Timing Analyzer のレポートで、Unconstrained Path の中に Illegal Clocks というのがあります。 こちらはどういう違反があった時にレポートされるのでしょうか?

Timing constraints/analysis

TimeQuest タイミング・アナライザの Create Timing Netlist の画面で、Slow コーナー・モデルと Fast コーナー・モデルがあります。 これはどのような意味でしょうか?

Timing constraints/analysis

Classic Timing Analyzer を使用しています。 TimeQuest Timing Analyzer への移行を行いたいのですが、簡単にできるような Quartus II の設定はありますでしょうか?

Timing constraints/analysis

TimeQuest Timing Analyzer で使用する SDC ファイルの記述で、ワイルドカード [*] について、教えてください。

Timing constraints/analysis

TimeQuest Timing Analyzer で使用する SDC ファイルの記述で、ワイルドカード [?] について、教えてください。

Timing constraints/analysis

SDC において、set_case_analysis コマンドを使用しようとしたのですが、TimeQuest では無視されてしまいます。 このコマンドは使用できますか? 出来ない場合の対処方法はありますか?

Timing constraints/analysis

TimeQuest Timing Analyzer のタイミング・レポートにおいて、クリティカル・パスになっている部分の確認をしたいのですが、どのような手順で確認できますか?

Timing constraints/analysis

Classic Timing Analyzer のタイミング制約を TimeQuest Timing Analyzer で使用する SDC フォーマットに変更する方法はありますか?

Timing constraints/analysis

工業用デバイスの温度範囲は -40℃ ~ 100℃ ですが、TimeQuest Timing Analyzer の Slow Model (Worst-Case) のレポートでは 125℃ と表示されます。何故ですか?

Timing constraints/analysis

Quartus II の TimeQuest Timing Analyzer の各レポートで “Report minimum pulse width ***” がエラー表示しています。 こちらを回避する必要がありますでしょうか。 (***には信号名が入ります)

Timing constraints/analysis