インテル® Quartus® Prime 開発ソフトウェア - 半導体事業

条件を指定して絞り込む

現在2067件がヒットしています。check

製品ピックアップ FPGA/CPLD/ASIC Intel® Programmable Solutions Group (現 Altera Corporation)

概要

インテル^® Quartus^® Prime 開発ソフトウェアは、インテル^® FPGA、SoC および CPLD を設計するための開発ツールです。
デザインエントリーから　論理検証、論理合成、配置配線、タイミング検証、消費電力解析、ピン配置、そしてデバイスまで
の開発フローに必要な機能を備えています。

インテル® Quartus® Prime の 3 つのエディション

インテル^® Quartus^® Prime 開発ソフトウェアはライト、スタンダード、プロの３つのエディションが用意されています。
各エディションは、使用できるデバイスとオプション機能に違いがあります。

ライセンス比較表（18.1）

●：サポート、▲：オプション（別途費用が必要）

	主な機能	ライトエディション（無償）	スタンダードエディション（有償）	プロエディション（有償） 1 1:プロエディションのライセンスでスタンダードエディションもご利用できますが、ソフトウェアのインストールは別々に必要です。
*デバイス・サポート 2*2: バージョンによってサポートするデバイスが異なります。詳細は表の下 “注：”** を参照	低コスト FPGA/CPLD （Cyclone^® 10 LP、MAX^® 10 など）	●	●
	FPGA/CPLD 全般（Cyclone^®、MAX^®、Arria^®、Stratix^® シリーズなど）		●
	最新ハイエンドFPGA（インテル^®Cyclone^®10 GX、Arria^®10、Stratix^®10 など）インテル^®Arria^®10 はスタンダードとプロエディションの両方で使用可能		●	● 3 3: インテル^® Cyclone^® 10 GX はプロエディションを使いますが、プロエディションのライセンスなしで使用可能
デザイン・エントリー/ プランニング	マルチプロセッサー・サポートマルチプロセッサーを使った高速コンパイル		●	●
	IP ベーススイートDDR3 コントローラなどの主要IPを無償で提供	▲	●	●
	プラットフォーム・デザイナー（スタンダード）（旧：Qsys）自作デザインやIPなどの接続をGUIを使って簡単に接続	●	●
	プラットフォーム・デザイナー（プロ）（旧：Qsys Pro）プラットフォーム・デザイナーの高速版			●
	デザイン・パーティション・プランナーデザインの分割を最適化し、フィッティングの効率を向上		●	●
	チップ・プランナーフロアプランや配置配線情報をグラフィカルに設定・確認	●	●	●
	インターフェイス・プランナー（旧：BluePrint）複雑な制約のあるI/O設計を再コンパイルを繰り返さずに最適化し、I/O 設計時間を短縮			●
	論理シミュレーション	ModelSim^®- Intel FPGA Starter Edition無料で使える論理シミュレータ	●	●	●
ModelSim^®- Intel FPGA Edition Intel FPGA Starter Edition より 33% 高速な論理シミュレータ	論理シミュレーション	▲	▲	▲
論理合成	論理合成HDL をネットリストに変換	●	●	●
配置・配線	フィッターネットリストをターゲットとする FPGA/CPLD にマッピング	●	●	●
	ロジックロック・リージョン特定ブロックの配置配線情報を固定し、再コンパイル後の性能を確保		●	●
	インクリメンタルな最適化フィッティングのステージを小分けにしフィッティング時間を早める			●
	初期配置タイミングを考慮した初期配置により収束時間を短縮			●
	レジスター・リタイミングワーストパス前後のレジスター位置を移動させてタイミングを改善		●	●
	ハイブリッド・プレイサー新しい配置アルゴリズムによる配置時間の高速化		● 4 4: インテル^® Arria^® 10、Stratix^® V、Arria ^® V : および Cyclone^® V に使用可能	●
デザインフロー	パーシャル・リコンフィグレーション FPGAが動作中に、動作していない回路部分だけを再コンフィグレーション		● 5 5: Cyclone^® V および Stratix^® V のみに使用可能	●
	ラピッド・リコンパイル再コンパイル時に、変更した部分だけを対象にすることでコンパイル時間を短縮		● 6 6: Stratix^® V、Arria^® V、および Cyclone^® V に使用可能	●
	ブロックベース・デザインブロックを別々に設計するチーム設計に便利な機能			●
タイミングおよびパワー検証	タイミング・アナライザー（旧：TimeQuest）業界標準のSDCを使う静的タイミング解析	●	●	●
	デザイン・スペース・エクスプローラー II デザイン毎に異なる最適なコンパイル設定とアルゴリズムを自動で検索	●	●	●
	消費電力アナライザー（旧：PowerPlay Power Analyzer）消費電力を解析	●	●	●
インシステム・デバッグ	シグナルタップ（旧：SignalTap II）実機で動作中のFPGA内部信号を外部ピンを使わずに波形表示	●	●	●
	トランシーバー・ツールキット高速シリアル・リンクのジッタノイズ、アイ・ダイアグラムを高速に解析		●	●
	インテル^® アドバンスト・リンク・アナライザー（旧：JNEye）高速シリアルリンクのジッター / ノイズ・アイリンクを解析		●	●
OS サポート	Windows/Linux （64 ビット）	●	●	●
追加ソフトウェア	インテル^® FPGA SDK for OpenCL^TMOpenCL C言語からプロセッサー用のカーネル関数を生成（FPGAを使ったアクセラレータ開発用）	●	●	●
	インテル^® HLS コンパイラーC++からインテル^® FPGA に最適化されたHDLを生成	●	●	●
	DSP Builder for インテル^® FPGAMathWorks Simulink ツールを使用して、デジタル信号処理のHDLを生成（他に、"DSP Builder for インテル FPGA"、"MathWorks^®、 MATLAB/Simulink^®"、"MathWorks^®Fixed-Point Designer"が必要）	● 4 4: インテル^® Arria^® 10、Stratix^® V、Arria^® V および Cyclone^® V に使用可能	● 4 4: インテル^® Arria 10、Stratix^® V、Arria^® V および Cyclone^® V に使用可能	● 4 4: インテル^® Arria^® 10、Stratix^® V、Arria^® V および Cyclone^® V に使用可能
	Nios^® II エンベデッド・デザイン・スイート(EDS)Nios^® II 用ソフトウェアの開発パッケージ（Nios^® II のハードウェア設計には別ライセンスが必要）	▲	▲	▲
	インテル SoC FPGA エンベデッド開発スイート (SoC EDS)SoC FPGA のソフトウェア開発パッケージ（スタンダード・エディション、プロ・エディションともに、無償版と有償版をご用意）	●	●	●
費用		無償	有償	有償
ダウンロード		ダウンロード	ダウンロード	ダウンロード

注：

*1:プロエディションのライセンスでスタンダードエディションもご利用できますが、ソフトウェアのインストールは別々に必要です。
*2: バージョンによってサポートするデバイスが異なります。
・ Quartusのバージョンとサポートデバイスの対応表は こちら
*3: インテル^® Cyclone^® 10 GX は Pro を使いますが、ライセンスなしで使用可能です。
*4: インテル^® Arria^® 10、Stratix^® V、Arria^® V および Cyclone^® V に使用可能です。
*5: インテル^® Cyclon^® V および Stratix^® V のみに使用可能です。
*6: インテル^® Stratix^® V、Arria^® V、および Cyclone^® V に使用可能です。

関連情報

クラウドサービス

各ツールはPC上で動作しますが、クラウドサービスのご利用も可能です。
ツールやライブラリのインストールやセットアップが不要で、必要な時に必要なスペックのマシンを利用できます。

詳細はこちら

マクニカの技術情報サイト

Quartus^® Primeで分からないことがありましたら、まずマクニカの技術情報サイトをご参照ください。
よく質問される事や初心者用の情報をメインにご紹介しています。

アルティマ技術情報サイト

MACNICA フォーラム

ユーザーガイド

インテル^® の最新スタートガイド、インストール関係、ハンドブックなどはこちらをご参照ください。
マクニカの技術情報サイトで解決しない場合はこちらをご参照ください。

詳細はこちら（インテル^® のサイトへ）

ワークショップ

Quartus^® Prime の使い方を習得するためのワークショップは講師による無償トライアルと有償トレーニング、
無償のオンライン・トレーニングがございます。

コース名	費用	概要
Quartus^® Prime 入門編トライアル	無償	Quartus^® Prime を触ってみたい！試してみたい！概要を知りたい！そのような方のためのトライアル（入門）コースです。全体フローからポイントとなる操作をピックアップして、簡単な演習を実施しながら解説していきます。
インテル^® FPGA テクニカル・トレーニング	有償	インテル^® 公認の講師とテキストによるワークショップです。用途に応じた各種コースをご用意しています。
オンライン・トレーニング	無償	各種トレーニングをいつでもどこでも受講いただけるインテル^® のオンライン・トレーニングです