第10回 FPGAの電源回路設計時のレイアウト方法をご紹介

第10回は、「FPGAの電源回路設計時のレイアウト方法をご紹介」いたします!
基本的には、どの電源においても、データーシート上のガーバーデータもしくは評価ボードのガーバーデータを参考とします。

<画像1 回路>
<画像2 レイアウト>
<画像3 ガーバー>

ステップ1: 既存の回路図を確認

まず準備として、デフォルトの回路図を確認します。

ステップ2: 回路設計

次に、お客様がお持ちのアプリケーションに適した回路図へ変更します。

  • 出力電圧の設定、起動時の出力電圧の傾き、Enableの操作方法、デバイス固有の機能設定等を反映させます。
  • FPGAの電源設計においては、PDNツールで算出した容量も反映させます。
  • 出力電圧の設定をEPEを使って目安を算出し、反映させます。
  • Enableなどのシーケンスをも考慮します。

ステップ3: レイアウト作成準備

上記ガーバーデータを確認し、まずは電源デバイス単体で完結させるようなレイアウトを作成します。(Web上に記載)
ここで肝心なのは、電源デバイスの入出力の関係性を守る必要があるということです。
この理由としては、いきなり複数のデバイスを組みわせると、トラブルの元となり、原因の特定ができない為です。

<画像4 EN6337QI>

ステップ4: デバイスをボードレイアウトと組み合わせる

設計ツールを使い、設計図上にアナログで配置をいたします。
その際に、ステップ3で注意した関係性を維持したまま組み合わせてください。

 

 

内容としては、

 

  • 電源入力の根本から PVIN, AVIN を分岐して接続する。
  • 入出力電流ループ内に VIA を配置しない。
  • CIN、COUT の GND 側を表層でベタ GND に接続しない。
  • 出力から負荷への配線は一本化してから負荷へ供給する。
  • COUT の一番外側から負荷に接続されるところで VFB への接続を取り出す。
  • アナログ動作基準となる AGND を表層でベタ GND に接続しない。
  • 各種制御線のプルアップはデバイスの AVIN に接続する。
  • 各種制御線のプルダウンを表層のベタ GND や他デバイスの GND に直接接続しない。
  • デバイスのサーマルパッド以外のキープアウト部分にパターンや VIA を置かない。 サーマルパッドからの放熱が必要なためデバイス直下の裏面に他の部品やデバイスを配置しない。

最低限、上記の項目については守る必要があります。

ステップ5: ステップ3のボードを検証

仮で配置したデバイスの動作をツールで検証し、配線やノイズの影響を確認します。

ステップ6: ボード上の各デバイスとの関係性を考慮して、レイアウトを修正

電源デバイスだけでなく、負荷側のデバイスやその他のデバイスも考慮した回路、レイアウト設計を、以下を厳守して実行する。

  • 負荷との距離が遠い場所に電源デバイスを配置した場合、電圧ドロップを考慮する必要はありますが、VFB への接続だけを伸ばしてはいけません。
  • 出力電圧ドロップを考慮するとしても、VOUT からの VFB に繋ぐまでのフィードバックループ内にフィルタを挿入してはいけません。

ステップ7: 検証

ステップ2~6をアプリケーションの条件に合うように再調整して、適切な回路、レイアウトが導きだせるまで都度修正していきます。

ステップ8: ボード完成

この後、ボードの動作検証に突入していきます。

 

以上がFPGAの電源回路設計時のレイアウト方法となります。
特にステップ4とステップ6での注意事項を守って、設計におけるトラブルを未然に防ぎましょう。

 

 

インテル® Enpirion® の概要はコチラ>>