受信デバイスが +5V-TTL の場合、VIH＝2.0V(min)／VIL＝0.8V(max) と規定されてるとします。

FPGA/CPLD 側の I/O Standard の電圧により判断できます。

例1： I/O Standard を3.3V-LVTTLに設定すると Cyclone III の場合は
          VOH ＝ 2.4V(min)／VOL ＝ 0.45V(max)
        と Device Handbook に記載されていますので、直接インターフェースできます。

例2： I/O Standard を2.5V-LVTTLに設定すると Cyclone III の場合は
          VOH ＝ 2.0V(min)／VOL ＝ 0.4V(max)
        と Device Handbook に記載されていますが、ノイズ等の外的要因を考慮すると、直接インター
        フェースは避けた方がよいと判断します。

FPGA/CPLD の 各 I/O Standard におけるVOL、VOHと、接続先のデバイスの VIH と VIL をご確認し、ご判断ください。