評価中にPOL電源が壊れる原因は？

FPGAと親和性の高いPOL（point-of-load）電源を評価していたところ、次々とモジュールが壊れて出力が出ない状態になり困っています。。

早速訪問して、打ち合わせを開始。

データシートを確認しつつ、お客様から試験条件などをヒアリングしました。

（試験条件を聞く限りだと、壊れる要因は見当たらないなぁ･･･。）

そこで実際に、試験状態を見せていただくことに。

安定化電源と恒温槽内の電源モジュールを銅線で繋いで、直接電圧を印加しています。

･･･！？
この状態で、安定化電源のスイッチOn/Offにより電圧を印加しているのですか？

はい、何か問題がありますか？

･･･この試験方法だと、電源モジュールの入力側に定格以上の電圧が印加されている可能性が高いです。
とりあえず電圧波形を確認してみましょうか。

そして、安定化電源の出力部と電源モジュールの入力端子の電圧をオシロスコープでモニターしてみました。

すると･･･

安定化電源のスイッチOn/Offにより、電源破損の原因となる電圧を捉えることに成功！

実は･･･

安定化電源は設定の5Vを示していましたが、モジュールの入力端子では絶対最大定格の7Vを超え、瞬間的に10V以上の電圧が印加されていたのです！

（やっぱり原因はこれだったんだな。。。）

過電圧が発生する原因 → 細くて長い銅線

今回の試験では、細長い銅線を使用していました。細長い銅線は、インダクタンスが大きくなるので注意が必要です。

Input filters for power supplies are often made only of ceramic capacitors, and when a voltage is applied suddenly, a large current is generated instantaneously due to the low ESR (equivalent series resistance) of ceramic capacitors, which causes a long and narrow Energy is stored in the inductance of the copper wire.

It appears that as the stored energy was transferred from the inductance to the ceramic capacitor, it created a large voltage spike (overvoltage) that caused the failure.

The point of this time

長い配線を使用する際はインダクタンスに注意！

アプリケーションノートのダウンロード

You can download an application note that explains in detail how overvoltage occurs due to long wiring and ceramic capacitors.

Click here for recommended seminars/workshops

Analog solution power supply design seminar

 

Analog solution thermal design seminar

 

Basic seminar on power supplies for digital circuit designers