Intel:Quartus® Prime Standard Edition v20.1 でインテル® HLS コンパイラーのインストーラーがありません。

HLS

Intel:インテル® Stratix® 10 開発キットには DDR4/DDR3/RLDRAM の 3種類が同梱されていますが、OpenCL™ ではどのメモリーを使用できますか?

OpenCLStratix

Intel:インテル® Stratix® 10 評価キットで OpenCL™ の評価をしています。 PCI-Express 16 レーンに設定して "aocl diagnose" で確認すると、「PCIe dev_id = 5170, bus:slot.func = 01:00.00, Gen3 x8」という 8 レーンになっているメッセージが出力されてしまいます。

OpenCLStratix

Intel:OpenCL™ のカーネル作成において、Quartus® Prime で用意されている IP をそのまま使用することは可能ですか?

OpenCL

Intel:インテル® HLS コンパイラー を使用した開発と、インテル® FPGA SDK for OpenCL™ を使用した開発を比較した場合の違いを教えてください

HLS

Intel:インテル® FPGA SDK for OpenCL™ を使用して OpenCL Kernel をコンパイルする際に Estimated Resource Usage Summary (-report オプション) を有効にした場合、 Logic utilization が 100% を超えてもコンパイルが successfully になることはありますか? エラーにはならないのですか?

OpenCL

Intel:OpenCL™ の レポートに記載される Thread Capacity とは何ですか?

OpenCL

Intel:OpenCL™ で、int8 や FP16 などの半精度浮動小数点数の計算を FPGA で実行することは可能ですか?

OpenCL

Intel:カーネルのコンパイル時間を減少させる設定はありますか?

OpenCL

Intel:OpenCL™ の Shared Virtual Memory(SVM) は PCI-Express (PCIe) で使用することはできますか?

OpenCL

Intel:CentOS 7 にインテル® FPGA SDK for OpenCL™ をインストールしましたがライセンスを認識しません。

OpenCL

Intel:OpenCL™ 使用の際、FPGA のコンフィグレーションをスキップすることは可能ですか?

OpenCL

Intel:OpenCL™ で FPGA に実装された回路のエリア縮小と処理時間の短縮を行うにはどのようにしたら良いですか?

OpenCL

Intel:OpenCL™ カーネル中に記述する printf 文に使用制限はありますか?

OpenCL

Intel:インテル® FPGA SDK for OpenCL™ の環境を利用して、OpenCL™ ホストアプリケーションを作成して検証を行っていますが、OpenCL™ カーネルの処理を繰り返し実行した場合に、回数を重ねる毎に処理性能が低下してしまいます。(1回の OpenCL™ カーネル処理に要する時間が長くなってしまう。)性能低下が発生する原因として、どのような事が考えられるでしょうか?

OpenCL

Intel:Intel® FPGA SDK for OpenCL™ を使用していますが、num_compute_units と num_simd_work_items の違いについて説明されている資料はありますか?

OpenCL

Intel:インテル® FPGA SDK for OpenCL™ のホスト・チャネル機能実装の参考にできるサンプル・デザインはありますか?

OpenCL

Intel:インテル® FPGA SDK for OpenCL™ を使用していますが、OpenCL カーネルのコンパイル時間を短縮する方法はありますか?

OpenCLArria

Intel:エリア(カーネルが使用する回路ブロック)を小さくするには、どのようにすれば良いですか?

OpenCL

Intel:SoC FPGA デバイスの ARM® プロセッサをホストとする構成で、インテル® FPGA SDK for OpenCL™ を使用しています。ホスト(ARM)側とカーネル(FPGA)側、それぞれの動作周波数の設定および確認方法を教えてください。

OpenCLSoC FPGA

Intel:attribute ((task)) アトリビュートはサポートされますか?

PCI Express

Intel:擬似乱数列生成器を FPGA で実現するサンプル・コードはありますか?

Intel:インテル® FPGA 向けの OpenCL™ のホスト・アプリケーションの実装方法に関するガイドラインはありますか?

OpenCL

Intel:インテル® FPGA SDK for OpenCL™ のランタイムはスレッド・セーフとなっていますか?

OpenCL

Intel:OpenCL™ や HLS を使用した場合、Multiplier は自動でマッピングされますか。

OpenCLHLSArria

Intel:インテル® FPGA SDK for OpenCL™ を使用するには有償ライセンスが必要ですか?

OpenCL

Intel:OpenCL™ コード実行時に下記のような警告が表示されます。対策を教えてください。

OpenCLArria

Intel:オプティマイゼーション・レポートの出力は、ツール(インテル® FPGA SDK for OpenCL™)に含まれていますか?

ArriaOpenCL

Intel:x86 エミュレータもインテル® FPGA SDK for OpenCL™ で使用できますか?

OpenCL

Intel:FPGA SDK for OpenCL™ の Development Kit Reference Platform では、aoc コマンドのフル・コンパイルで、base.sof、*.aocx、fpga.bi などが作成されますが、この base.sof は OpenCL_Kernel が含まれない sof でしょうか?

OpenCL