条件を指定して絞り込む
現在 4321 件がヒットしています。
Microchip FPGA: Libero SoCのDesign Hierarchyにて頭に「elab0:」と記載されるHDLがありますが、どのような意味合いを持ちますか？
Libero SoC
パラメータを含むモジュールの場合、elab0:と表示されます。（例えば parameter WIDTH = 16 と書いている等）
詳細については「Libero SoC Design Suite v<バージョン> Design Flow User Guide for All FPGA Families」の「Design Hierarchy in the Design Explorer」の項目をご参考ください。
ドキュメントは Documentation > User Guidesタブ内にあります。
引用「The parameterized instantiated module will be shown as elab<num>:<modulename>.」
https://www.microchip.com/en-us/products/fpgas-and-plds/fpga-and-soc-design-tools/fpga/libero-software-later-versions#Documentation
経験豊富なFAEが