TimeQuest Timing Analyzer を使用したいのですが、SDC の記述方法がよくわかりません。記述例はありますか？ - 半導体事業

条件を指定して絞り込む

現在 4323 件がヒットしています。

TimeQuest Timing Analyzer を使用したいのですが、SDC の記述方法がよくわかりません。記述例はありますか？

Quartus Prime タイミング制約/解析

カテゴリ：タイミング制約/解析
ツール：Quartus® Prime / Quartus® II
デバイス：－

FPGA のタイミング制約は、Synopsys Design Constraints (SDC) のフォーマットに則った記述方法で記述する必要があります。

タイミング制約の書き方については、下記ドキュメントを参照してください。

Quartus® はじめてガイド - タイミング制約の方法

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索