MAX V　（マックスファイブ）シリーズ - Altera Corporation

かつてない最も低コストなCPLD

低価格で低消費電力、新性能という特徴を兼ね備えたアルテラの MAX^®V CPLD は、最高水準の市場価値(バリュー)を提供します。実績のある不揮発性アーキテクチャと業界最大レベルの集積度を備える MAX V は、競合 CPLD よりトータル消費電力を最大50%低減しつつ、優れた新機能を実現します。

最高の価値を提供する CPLD

MAX V アーキテクチャは、フラッシュ、RAM、オシレータなど、従来は外部機能であったコンポーネントを集積できます。そのため、MAX V デバイスをデザインに統合することによって、システム全体のコストを削減できます。MAX V CPLD は、面積あたりの I/O ピン数とロジック数において、同価格帯の多くの競合製品を凌いでいます。、低コストおよびグリーン・パッケージ技術を採用し、最小20 mm2 の小型パッケージを実現しています。

トータル消費電力を低減

MAX V CPLD は、同等集積度の競合 CPLD の半分程度のトータル消費電力で堅牢な先進機能を実現しています。

わずか 45 uW の低いスタティック消費電力でバッテリ寿命を延長・単一電源（Vccコア電圧）で駆動できるため BOM（部品）コストの削減も可能です。

信頼のある低コスト・ウェハ製造プロセスで製造される MAX V CPLD は、実証済みのアーキテクチャを採用すると同時に、次のような堅牢な機能を提供します。

LE RAM：使用しないロジックをメモリに転用可能
イン・システム・プログラミング（ISP）：動作中のデバイスに対してプログラミングが行えるため、システム全体の動作に影響を与えずにインフィールドでのアップデートが可能
ユーザー・フラッシュ・メモリ(UFM)：重要なシステム情報を不揮発性メモリに記憶できるエンベデッド・フラッシュ・メモリ

表1． MAX V CPLD ファミリの概要

特長	5M40Z	5M80Z	5M160Z	5M240Z	5M570Z	5M1270Z	5M2210Z
ロジック・エレメント（LE）数	40	80	160	240	570	1,270	2,210
標準等価マクロセル数	32	64	128	192	440	980	1,700
LE RAM (1)	○	○	○	○	○	○	○
ユーザー・フラッシュ・メモリ（ビット数）	8,192	8,192	8,192	8,192	8,192	8,192	8,192
グローバル・クロック/コントロール・ピン	4	4	4	4	4	4	4
内蔵オシレータ	1	1	1	1	1	1	1
最大ユーザー I/O ピン数	54	79	79	114	159	271	271

(1) 未使用の LE はメモリに転用できます。使用可能な LE RAM 総ビット数は、インスタンス化されたメモリのコンフィギュレーション（メモリ・モード、深さ、および幅）によって異なります。

表2．MAX V CPLDパッケージと最大ユーザー I/Oピン数

パッケージ・サイズ	5M40Z	5M80Z	5M160Z	5M240Z	5M570Z	5M1270Z	5M2210Z
64 ピン MBGA (4.5 mm x 4.5 mm)	30	30	-	-	-	-	-
64 ピン EQFP (7 mm x 7 mm)	54	54	54	-	-	-	-
68 ピン MBGA (5 mm x 5 mm)	-	52	52	52	-	-	-
100 ピン TQFP (14 mm x 14 mm)	-	79	79	79	74	-	-
100 ピン MBGA (6 mm x 6 mm)	-	-	79	79	74	-	-
144 ピン TQFP (20 mm x 20 mm)	-	-	-	114	114	114	-
256 ピン FBGA (17 mm x 17 mm)	-	-	-	-	159	211	203
324 ピン FBGA (19 mm x 19 mm)	-	-	-	-	-	271	271

すべてのパッケージは異なる集積度間のピン互換をサポートします。
1.BGA：ボール・グリッド・アレイ（0.5 mm ピッチ）
2.BGA（1.0　mm ピッチ）
3.MBGA: Micro FineLine BGA

表 3. MAX V の主な特長

特長	説明
コスト最適化	MAX V CPLDは、低コスト 0.18 μm 製造プロセスと最先端の低コスト・パッケージング技術の組合せによって製造されます。
低消費電力	MAX V CPLD は、トータル消費電力が同等集積度の競合 CPLD の半分程度であるため発熱が少なく、しかもバッテリ寿命の延長が可能です。
内蔵オシレータ	MAX V CPLD は、シンプルなクロック・ソースとして使用できるオシレータを内蔵しています。そのため、外部ディスクリート・タイミング・デバイスが不要で、BOM コストの削減につながります。
迅速なパワー・オン /リセット	MAX V CPLD は 50 μs 以下の高速パワー・オン/リセットが可能なため、PCB 上の他のデバイスの消費電力管理、電源シーケンス制御、電源監視に最適です。
リアルタイム・イン・システム・プログラマビリティ（ISP）	MAX V CPLD は、CPLD の動作中に別のコンフィギュレーション・イメージをアップデートすることができます。
I/O 機能	MAX V I/O はホット・ソケット対応で、LVTTL、LVCMOS、PCI、および LVDS 出力インタフェース規格のほか、バス・フレンドリーなオプション（ピンごとの出力イネーブル、シュミット・トリガ、スルー・レート・コントロールなど）もサポートしています。
グリーン・パッケージ	最新のハロゲン化物フリー要件に適合した有鉛品と RoHS 準拠品がすべてのパッケージ（EQFP、TQFP、MBGA、FBGA）に用意されています。
パラレル・フラッシュ・ローダ	MAX V CPLD は JTAG ブロックを装備しており、パラレル・フラッシュ・ローダ IP メガファンクションを使用してディスクリート・フラッシュ・メモリ・デバイスなどの外部 JTAG 非準拠デバイスをコンフィギュレーションできます。
インダストリアル温度範囲のサポート	MAX V デバイスは、さまざまな工業用アプリケーションや他の温度に敏感なアプリケーションに要求される -40°C～ +100°C（接合部）のインダストリアル温度範囲仕様をサポートします。

I/O 電圧の柔軟性

MAX V デバイスは、 VCCINT ピンに 1.8 V を供給することで動作します。この外部電源はデバイス・コアに直接供給され、それによってダイナミック消費電力とスタティック消費電力を低く抑えています。また、MultiVolt I/O インタフェース（VCCIO）により、1.2 V、1.5 V、1.8 V、2.5 V、および 3.3 V 電圧レベルを使用する各種 I/O 規格を柔軟にサポートできます。