イベントの特徴

このコースでは実際の設計例を通して、インテル® HLSコンパイラーを使用してインテル® FPGA用最適化IPを作成する方法を習得できます。
ループパイプライン処理のパフォーマンス向上方法や、インテル® HLSコンパイラーのローカルメモリ・アーキテクチャ最適化の詳細、コンパイラが失速しないローカルメモリの作成方法を説明します。

※本トレーニングの内容は一部、インテル®  HLS 実践編トライアルの内容と重複する部分があります。

 

コースを受講することで身に付くスキル

・インテル® HLSコンパイラーで生成したHTMLレポートを使用して、コンポーネント内のパフォーマンスのボトルネックを突き止める方法

・データとメモリの依存関係を削除してループを効果的にパイプライン処理する方法

・プラグマを使用してHLSループのパフォーマンスを制御する方法

・ローカルメモリアーキテクチャを最適化する方法

受講料

¥45,000-(税別)

  • 事前の銀行振込(振込手数料お客様ご負担)のみ。消費税分を加算した金額をお支払ください。
  • 当日現金支払はお受けできませんので、ご注意ください。

日程・お申し込み

日程 時間 会場 定員 お申し込み
2019/12/05
(木)
  • 9:30-17:30
    (受付 9:15 -)

新横浜会場:マクニカ 第2ビル

  • 10

持ち物

 お名刺1枚、弊社からの案内メールのコピー

対象者

・Cプログラミング言語の基本を理解している方

・インテル® HLSコンパイラーの基本的な使い方を理解している方

注意事項

以下、必ず確認してください。

・申し込み多数の場合には抽選となることがございます。ご了承ください。

・お申し込みの受付は、開催日の10営業日前後に終了します。(変更となる場合もございます)

・最小催行人数を設定しており、お申し込みの人数が最小催行人数に達しない場合は、中止となる場合がありますので、予めご了承ください。お申込み締切の翌営業日に開催可否のご案内をお送りします。

・受講料は、お申込み締切の翌営業日までにメールでお送りする 「振込先ご案内」 にしたがって、開催日の 5営業日前 (土曜・日曜・祝日を除く) までに指定口座にお振込みをお願いします。お振込みいただいた受講料は理由の如何に関わらず返金いたしかねますので、予めご了承ください。なお、振込み手数料は振込みされるお客様のご負担にてお願い申し上げます。

お問い合わせ

お問い合わせ