サイト内検索

MAX 10 デバイスで LVDS_RX を実現したいのですが、100 Ω の差動終端抵抗は FPGA に内蔵されていますか?

MAX

デバイス・ファミリ : MAX® 10
カテゴリ : I/O


MAX 10 デバイスでは、差動入力ピンにおいて FPGA 内部に 100 Ω の On-Chip Termination(チップ内終端)をサポートしていません。FPGA 外部で抵抗を用意する必要があります。

詳細は、下記のデバイス・ハンドブックをご参照ください。
 https://www.altera.com/en_US/pdfs/literature/hb/max-10/ug_m10_lvds.pdf
 ※ "Receiver External Termination" で検索してください。



経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。