DDR3 SDRAM Controller w/UniPHY を生成してシミュレーションした際、burst_boundary_addr_gen.sv と altera_merlin_slave_agent.sv、altera_merlin_traffic_limiter.sv のファイルにおいて Warning が発生しますが、問題ありますか？ - 半導体事業

条件を指定して絞り込む

現在 4321 件がヒットしています。

DDR3 SDRAM Controller w/UniPHY を生成してシミュレーションした際、burst_boundary_addr_gen.sv と altera_merlin_slave_agent.sv、altera_merlin_traffic_limiter.sv のファイルにおいて Warning が発生しますが、問題ありますか？

<ワーニング・メッセージ>
Warning: ./..//submodules/burst_boundary_addr_gen.sv(68): (vlog-2583) [SVCHK] - Some checking for conflicts with always_comb and always_latch variables not yet supported. Run vopt to provide additional design-level checks.

デバイス： Arria® V
カテゴリ：外部メモリ・インタフェース

この 3 つのファイルは、以下で使用されています。

burst_boundary_addr_gen.sv -------- Example Driver の traffic_generator
altera_merlin_slave_agent.sv ------ UniPHY (***_if0 内)
altera_merlin_traffic_limiter.sv -- UniPHY (***_if0 内)

これらでは 2D wire 信号を使用していないため、無視することができます。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索