サイト内検索

DDR3 SDRAM Controller with UniPHY において、mem_reset_n は FPGA 外部の基板上でプルアップする必要がありますか?

IP

カテゴリ:外部メモリ・インタフェース
ツール:-
デバイス:-


DDR3 SDRAM Controller with UniPHY において、mem_reset_n は FPGA 外部でプルアップする必要はありません。

詳細は、下記のナレッジ・データベース(KDB)をご参照ください。
https://www.altera.com/support/support-resources/knowledge-base/solutions/rd07212013_499.html


経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。