条件を指定して絞り込む
現在 4321 件がヒットしています。
アルテラ社よりリリースされている External Memory Interface Handbook では、DDRx メモリ・インタフェース用のピンに対して SSTL Class II 終端を使用する際の直列終端の抵抗値が 25Ωになっています。特性インピーダンスを 50Ω とした場合、インピーダンス整合はどのようにとっているのでしょうか？
ボード
SSTL Class II 終端は双方向信号向けになるため、直列/並列終端が付いている回路構成になります。送信時のインピーダンスは直列終端の 25Ω に加えて受信用の並列終端 50Ω のうち、約半分の 25Ω が加わります。
25Ω (直列終端) + 25Ω (並列終端の影響) = 50Ω
上記イメージにより、インピーダンス整合が取れています。
なお、直列終端 25Ωは受信時には反射防止に寄与しないため、気にする必要はありません。
経験豊富なFAEが