条件を指定して絞り込む
現在 4321 件がヒットしています。
Qsys HPS の HPS Clock タブの設定からユーザ・クロックとして HPS の PLL 出力を有効にしているのですが、設定した周波数で出力されません。 対処方法を教えてください。
プラットフォーム・デザイナー
SoC FPGA
クロック/PLL
対象バージョン: Quartus II v13.0 / v13.0 SP1 / v13.1
Preloader が持つデフォルト設定で PLL の周波数設定が実行されるためです。
そのため、任意の周波数に設定するには、手動で Preloader のソースコードを修正する必要があります。
Preloader ソースコード内の修正箇所は下記です。
(Preloader SRC)¥uboot-socfpga¥board¥altera¥socfpga_cyclone5¥pll_config.h
- #define CONFIG_HPS_MAINPLLGRP_CFGS2FUSER0CLK_CNT (15)
- #define CONFIG_HPS_PERPLLGRP_S2FUSER1CLK_CNT (9)
- #define CONFIG_HPS_SDRPLLGRP_S2FUSER2CLK_CNT (5)
【参考リンク】
http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization
経験豊富なFAEが