条件を指定して絞り込む
現在 4321 件がヒットしています。
FPGA ファブリックから f2h_sdram0_data ポートにアクセスできません。必要な設定はありますか？
SoC FPGA
SoC EDS/DS-5
Quartus Prime
プラットフォーム・デザイナー
特に特別な設定は必要ありません。
ただし、FPGA ファブリックから f2h_sdram0_data ポートへのアクセスは、Quartus II v13.0SP1 からのサポートなります。
旧バージョンでシステムを生成されている場合は、Quartus II v13.0SP1以降の Qsys で再生成を行い、デザインの再コンパイルを実施してください。なお、上記で生成されたハンドオフ・ファイルを使用して、Preloader も再生成してください。
また、本ポートを使用するためには FPGA のコンフィギュレーション完了後にブリッジのリセット解除および有効化が必要となります。
下記 URL リンク先もあわせて参照ください。
http://www.rocketboards.org/foswiki/Documentation/GSRDProgrammingFPGA
経験豊富なFAEが