条件を指定して絞り込む
現在 4321 件がヒットしています。
Cyclone IV E で PS コンフィギュレーションを検討してますが、FPGA がユーザ・モードになった後、DCLK ピンはトグルしても問題ないでしょうか？
FPGA がユーザ・モードになった後に、DCLK ピンがトグルしていても特に問題ありません。
下記デバイス・ハンドブックに以下の記述がありますので、ご確認ください。
https://www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyiv-51008.pdf
In passive schemes, you cannot use DCLK as a user I/O in user mode. Toggling this pin after configuration does not affect the configured device.
経験豊富なFAEが