JTAG から MAX II や MAX V に実装した Parallel Flash Loader (PFL) を経由してフラッシュ・メモリへのアクセスをシミュレーションすることはできません。
MAX II や MAX V に実装した PFL から FPGA へのコンフィギュレーション動作についてのみ、シミュレーションで確認することができます。