Fast Input Register/Fast Output Register が設定されているピンに対しても、set_input_delay/output_delay の制約を sdc ファイルに記述していれば、解析可能となります。

この部分の解析が出来ていない場合には、Report Ignored Constraints 等で無視された制約が無いかを確認し、無視されている場合には、無視されている set_input_delay/output_delay を修正してください。