ALTLVDS_TX の "Transmitter setting" にて Specify phase alignment of 'tx_outclock' with respect to 'tx_out' がグレーアウトされてますが、その下の What is the phase alignment of 'tx_outclock' with respect to 'tx_out' のプルダウンは設定できるようです。 この設定はどのような意味がありますか?
IP
この機能は "General" タブの "Implement Serializer/Deserializer circuit in logic cells" をチェックした場合だけ設定が反映されます。
詳細につきましては、下記 URL リンクのユーザ・ガイドより、キーワード "What is the phase alignment of 'tx_outclock' with respect to 'tx_out'?" で検索し、ご参照ください。
https://www.altera.com/en_US/pdfs/literature/ug/ug_altlvds.pdf