ALTLVDS_TX の Frequency/PLL setting のタブに "What is the phase alignment of tx_in with respect to the rising edge of tx_inclock?" という設定があります。この位相はどのような考えで設定すれば良いでしょうか?
IP
tx_in は tx_inclock から ALTLVDS_TX 内部で tx_coreclock のクロックに乗せ換えをしています。
もしこのクロックの乗せ換えにてタイミング違反が起きた場合に、この位相の調整をしてタイミング違反を回避して下さい。