Chip Planner で変更した後、Check and Save All Netlist Changes を実行したところ、warning が発生しました。 解消方法を教えてください。
Quartus Prime
<ワーニング・メッセージ>
Warning: Timing-driven compilation is disabled - timing performance will not be optimized
ECO (Engineering Change Order) を実行した際、タイミング・ドリブン・コンパイルが有効になっていない為に発生しております。
以下に示す方法で設定変更していただければ解消します。
1. Assignments ⇒ Settings を選択
2. Fitter Settings ⇒ More Settings を選択
3. Existing option settings から、Optimize Timing for ECOs を "ON" に設定