アルテラのプリミティブを使用したデザインでは、ライブラリを個別に登録する必要があります。

今回の場合ですとライブラリに、"altera" (VHDL の場合）、"altera_ver" （verilog-HDL の場合） を登録し、再度シミュレーションを実行してみてください。