サイト内検索

PLL の出力に関する sdc の制約で create_generated_clock は GUI で容易に制約をかけられますが、もっと簡単な方法は有りますか?

Quartus Prime タイミング制約/解析 クロック/PLL

derive_pll_clocks コマンドが記述された sdc を読み込むと、derive_pll_clocks によって認識された PLL 出力の sdc 記述がメッセージウィンドウに表示されます。 これをコピーして必要な部分を編集し、sdc 記述に貼り付けて下さい。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。