LVPECL の入出力を FPGA で構成したいのですが可能ですか?
以下にデバイス・ファミリで分類した LVPECL 対応表を示します。
| Device | 入力 | 出力 |
| Stratix II | ○ | ○ |
| Stratix III | ○ | × |
| Stratix IV | ○ | × |
| Stratix V | ○ | × |
| Arria | ○ | × |
| Arria II | ○ | × |
| Cyclone II | ○ | × |
| Cyclone III | ○ | × |
| Cyclone IV | ○ | × |
| Cyclone V | ○ | × |
Stratix II デバイスのみ入出力がサポートされておりますが、転送は最大450MHz までとなっております。
詳細な仕様につきましては、各Device Handbook より、"LVPECL" で検索しご確認下さい。